Устройство для приема дискретной информации

 

»>428568

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Зависимое от авт. свидетельства— (22) Заявлено 25.01.72 (21) 1740846/26-9

Союз Советских

Социалистических

Республик (51) М Кл. H 04/ 17/16 с присоединением заявки— государственный комитет

Совета Министров СССР по делам изобретений и открытий (32) Приоритет—

Опу бликовано 15.05.74. Бюллетень ЛЪ 18 (53) УДК 621.394.625 (088.8) Дата опубликования описания 25.02.75 (72) Авторы изобретения

А. И. Захаров, А. С. Замрий и В. Г, Теленков

II (71) Заявитель

1 т; ..и (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к тех нике связи и может бьггь использовано при построении приемников телеграфной аппаратуры передачи да нных.

Известны устройства для приема дискретной информации старт-стопным способом, содержащие на входе последовательно соединенные входной блок и блок выделения перепадов амплитуды импульсов, а на выходе— последовательно соединенные распределитель, блок регистрации, блок памяти, дешифратор и блок печати, а также генератор тактовых импульсов и делитель частоты, выход (к/4) -го разряда которого подключен ко входу циклового триггера, а выход к-го разряда — к продвигающему входу старт- стопного распределителя, выход которого, в свою очередь, подключен ко второ му входу циклового триггера и к дополнительному входу блока памяти, кроме того, выход входного блока подключен к управляющему входу блока регистрации.

В известных устройствах искажения начала стартового импульса, приводят к уменьшению рабочей исправляющей способности и поэтому они обладают низкой помехоустойчивостью.

С целью повышения помехоустойчивости приема инфо|рмации в предлагаемом устройстве выход блока перепадов амплитуды импульсов и парафазные выходы циклового триггера через две схемы «И» подключены соответственно ко входам триггеров, ко вторым входам которых подключен выход старт-стопного распределителя, а выходы триггеров подключены к продвигающему входу делителя частоты через две вспомогательные схемы «И» и схему «ИЛИ», причем ко вторым входам вспомогательных схем «И» подключен генератор тактовых импульсов непосредственно и через дополнительный делитель частоты соответ10 ственно, кроме того, вход одного из триггеров соединен со входом запуска делителя частоты, выход (к/4)-го разряда которого дополнительно подключен ко входу запуска старт-стопного распределителя, а между выходом и входом

15 («/2) -го разряда делителя частоты включена дополнительная схема «И», ко второму входу которой подключен соответствующий парафазный выход ц,иклового триггера.

На фиг. 1 приведена функциональная схема

20 предлагаемого устройства; на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство содержит входной блок 1, блок 2 выделения перепадов амплитуды импульсов, схемы «И» 8 и 4, триггеры 5 и б, схемы «И»

25 7 н 8, схему «ИЛИ» 9, делитель частоты 10, генератор 11 тактовых импульсов, делитель частоты 12, цикловой триггер 18, схему «И»14, ста рт-стопный распределитель 15, блок 1б регистрации, блок 17 памяти, дешифратор 18 и блок 19 печати.

428568

Канал связи подключен ко входному блоK$ 1, Bbixog которого lio/IKJIio ieH ii олоку 1О регистрации и к блоку 2 выделения перепадов, выход которого через схемы «И» 8 и 4 подключен ко входам тригге ров 5 и 6 соответст!венно, кроме того, выход схемы «И» 8 подан на вход запуска делителя частоты 12. Выходы триггеров 6 и 5 подключены.ко входам схемы «И»

8 и 7 соответственно. Ко второму входу схемы

«И» 8 подключен выход генератора !1 тактовых импульсов, который также подключен через делитель частоты 10 ко второх|у входу схемы «И» 7. Выходы схемы «И» 7 и 8 через схсму «ИЛИ» 9 поданы на продвигающий вход делителя частоты 12. Выход (к/4)-го разряда делителя частоты 12 подан на один из входов циклового триггера 18 и на вход запуска старт-стопного распределителя 15. Выход к-го разряда делителя частоты 12 подан на продвигающие входы старт-стопного распределителя 15. Выход послед него разряда делителя частоты 12:подан на .вход !схемы «И» 14, на BTOрой !вход которой подан выход циклового триггера 18, а выход схемы «И» 14 соединен со входом (к/2)-ro разряда делителя частоты 12.

Выходы циклового триггера 18 поданы на вто>||з входы схем «И» 8 и 4. Выходы старт-стопного распределителя 15 податны на блок регистрации 16, а выходы последнего разряда старт-стопного распределителя 15 поданы на входы триггеров Б, 6, 18 и на вход блока памяти 17. Выходы блока 16 регистрации |е рез блок 17 памяти поданы,на входы дешифратора 18, выход которого подключен к блоку 19 печати.

Устройство работает следующим образом.

При поступлении из канала сигналов очередной комбинации первыми поступают два перепада импульсов тока, определяющие,начало кодовой комбинации. После усиления и ограничения входным блоком 1 (фиг. 2, а) выделяется первый перепад, сигнал о котором из блока 2 выделения перепадов (фиг. 2, г) через схему «И» 8 поступает на вход запуска делителя частоты 12 и сбрасывает все его разряды в состояние «0», а первый — в состояние «1».

Кроме того, этот сигнал опрокидывает триггер

5 в состояние «1» и тем самым обеспечивает поступление через схемы «И» 7 и «ИЛИ» 9 продвигающих импульсов от делителя частоты

10 на делитель частоты 12. Под воздействием этих импульсов «единица» продвигается по делителю частоты 12 с частотой к/2У (фиг. 2, в).

Если «единица» доходит до (к/4) -ro разряда, то сигнал с его выхода запускает ста рт-стопный распределитель 15 и опрокидывает цикловой триггер !8 в состояние «1», тем самым снимается сигнал со входа «И» 8 и подается сигнал на вход «И» 4.

Поэтому с приходом второго перепада сигнал с выхода блока 2 выделения .перепада через схему «И» 4 опрокидывает триггер 6 в состояние «1» .и тем самым обеспечивает подачу сигнала на второй вход «И» 8. С этого момен5

25 зо

|О

65 та через схемы «И» 8, «ИЛИ» 9 на продвигающий вход поступа|ст импульсы от задающего генератора с частотой кЛ/ (фпг. 2, б). Если второй перепад придет раньше, чем цикловой триггер 18 опрокинется в состояние «1», то происходит дробление, и сигнал о втором перепаде пр иводит делитель частоты 12 в исходное сосгояние.

Сигналы с,выхода к-го разряда определяют предполагаемые середины принимаемы.. импульсов,и продвигают единицу в старт-стопном распределителе 15 из разряда в разряд, а его выходные сигналы определяют моменты начала анализа поступающих с канала сигналов блоком 16 регистрации для определения значения символа. Поскольку цпкловой триггер 18 !открывает схему «И» 14, то прп появлении сигнала на выходе делителя частоты 12 он записывает единицу (к/2) -й разряд, т. е. цикл этого регистра уменьшается на 1/2 и и

1 будет равен к-тактаъ! или /О=-- Сигналы с

Л выхода послед него разряда определяют предполагаемые границы импульсов.

Отклонения сигналов, определяющих предполагаемые границы (середины) нмпульсов при таком построении делителя частоты !2 меньше искажений стартового сигнала.

Значени я каждого символа поступают нз блока 16 регистрации на блок 17 памяти, а в конце цикла по окончании регистрации пятого импульса пост, пает сигнал сброса, по которому накопленные символы .принятой комбинации сбрасываются на дешифратор 18, который дешифрирует принятый знак и подает сигнал для отпечатывания его:на блок 19 печати.

Кроме того, сипнал сброса с пятого выхода старт-стопного распределителя 15 приводит все элементы схемы в,исходное состояние: триггеры 5, 6 и 18 — в положение «0» (,высокое напряжение на инверсном выходе) и все разряды делителя частоты 12 —:в состояние «0», после чего приемное устройство снова готово к приему очередного знака. Предлагаемое старт-стопное устройство обеспечивает запуск приемного устройства по двум перепадам, соответствующим стартовому сигналу. При этом значителыно уменьшается влияние искажений стартового сигнала на смещение моментов регистраци и из-за этих искажений и уменьшается вероятность незапуска приемного устройства по сравнению с пзвестньп| способом запуска по одному стартовому перепаду.

Предмет изобретения

Устройство для приема дискретной ||нформации старт-стопным способом, содержащее на входе последовательно соединенные входной блок и блок выделения перепадов амплитуды импульсов, а на выходе — последовательно соеди!пенные распределитель, блок регистрации, блок памяти, дешифратор и блок печати, а также генератор тактовых импульсов и делитель частоты, выход (к/4)-го разряда которогс подi(J1lo÷áí кс входу циклсвсгс тспггера, а Вы428568 ход к-ro разряда — к продвигающему входу старт-стопного распределителя, выход которого, в свою очередь, подключен ко второму входу циклового триггера и к дополнительному входу блока памяти, кроме того, выход входного блока подключен к управляющему входу блока регистрации, отличающееся тем, что, с целью повышения помехоустойчивости приема информации, выход блока перепадов амплитуды импульсов и парафазные выходы циклового триггера через две схемы «И» подключены соответственно ко входам триггеров, ко вторым входам которых подключен выход стартстопного распределителя, а выходы триггеров подключены к продвигающему входу делителя частоты через две вспомогательные схемы

«И» и схему «ИЛИ», причем ко вторым входам вспомогательных схем «И» подключен генератор тактовых импульсов непосредственно

5 и через дополнительный делитель частоты соответственно, кроме того, вход одного из триггеров соединен со входом запуска делителя частоты, выход (к/4)-ro разряда которого дополнительно подключен ко входу запуска и старт-стопного распределителя, а между выходом и входом (к/2)-го разряда делителя частоты включена дополнительная схема «И», ко второму входу которой подключен соответствующий парафазный выход циклового триг15 гера.

428568 л, пшшшишшш

I 1 1 ф c/8

Редактор Т. Морозова

Корректор Е. Кашина

Изд. ¹ 1600 Тираж 678

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 5022

Обл. тип. Костромского управления издательств, полиграфии и книжной торговли

s LI

Составитель В. Евдокимова

Техред Т. Курилко