Коррелятор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i ) 4325I0

Сотоз Советскмх

Соцмалмстмческмх

РеЫу бликс (61) Зависимое от авт. свидетельства (22) Заявлено 05.06.72 (21) 1792092 18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.06.74. Бюллетень ¹ 22

Дата опубликования описания 31.10.74 (51) М. Кл. б 061 15/34 а 061 i,tOO

Гасударственный комптвт

Соната Министров СССР аа делам иэааретений и открытий (53) УДК 681.332:519.2 (088.8) (72) Авторы изобретения

П. М. Чеголин, А. Г. Ярусов, В. Н. Пойда и М. И. Лобовкин

Институт технической кибернетики (71) Заявитель (54) КОРРЕЛЯТОР

В описываемом корреляторе для положительных аргументов реализуется следующая зависимость

Р»,() Л/) =-КУ(P(t;+ 1ht) хЯ, = Л ) (1) При изменении р от нуля до +)t„»«, прои".ходит вычисление первой части коррсляционной функции p»y(T) . Вычисление второй ее

10 части, соответствующей отрицательному аргументу, заменяется вычислением корреляционной функции р,(т), поскольку справедливо соотношение

При этом мость

P»ó (Р ) = Ру» (РМ .: К У (г (tt + F t) Х

t=I

X /P(tt) = «) (2) Автокорреляцпонные функции могут быть вычислены по любой из зависимостей (1) или

25 (2), полагая прп этом x(t;)=g(t;). Поскольку автокорреляционная функция является частным случаем взаимной корреляционной функции, описание работы коррелятора произведем на примере вычисления взаимной коррсЗО ляционной функции (ВКФ).

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для решения ряда статистических задач радиотехники, систем автоматического управления, физики, связи и других областей науки и техники.

Известен коррелятор, содержащий схему сравнения, вентили, дешифратор, счетчики, триггеры, характеризующийся сложностью аппаратуры и невысокой точностью, объясняемыми наличием в его составе управляемой линии задержки, включенной в цепь одного из входных сигналов. Эта линия задержки предназначена для предварительной временной задержки на интервал корреляции одного из процессов с целью получения возможности вычисления взаимной корреляционной функции в области отрицательных значений аргумента.

Целью изобретения является повышение точности коррелятора. Это достигается введением в состав прибора двух дополнительных переключателей, схемы «ИЛИ», реверсивного адресного счетчика запоминающего устройства, а также соответствующими связями между известными и вновь введенными Qëåìåíòàми коррелятора. Коррелятор в таком исполнении исключает необходимость в управляемой линии задсржки, что обеспечивает повышение его точности и упрощение конструкции.

Р.„(— ) — Р,, (+ ) реализуется следующая зависи432510

БлОк схема коррелятора показана на чер теж

Коррелятор содержит схему сравнения 1, аналого-цифровой преобразователь 2, сумматор 3, запоминающее устройство 4, дешифра i op epee! 5, адрес!лы;"! cReTBHI(б, счет !Ик gllравлсния 7, схему (устройство) управления 8, генератор импульсов 9, триггеры 10 и 11, вентили 12 — -18, схемы «ИЛИ» 19 и 20, преобразователь кодов в напряжения 21, электронный Осциллограф 22, выходной разъем 23, переключатели 24 — 27 и кнопочный контакт 28.

На с: еме коррелятора обозначены: 29 — вход установки уровня анализа схемы сравнения

1; 30 — вход установки частоты генератора импульсов 9; 31 — 34 — блоки коррелятора— блок ввода и вы !исления, блок накопления и запоминания, блок управления и выходной блок соответственно.

Контакты «а» и «б» переключателя 26 подключены к источнику первого входного сигнала, а контакты «в» и «г» вЂ” к источнику ВТорого сигнала. Общий контакт «д» первой половины переключателя 26 соединен с первым входом вентиля 12 и с контактом «а» переключателя 24, контакт «в» которого подключен к Общему контакту «е» второй половины переключателя 26, а контакт «д» — к основному входу аналого-цифрового преобразователя 2. Вентиль 12 подключен ко входу схемы сравнения 1, выход которой соединен с нулевым Bxo;Ioi! триггер" 10 и единичным входом триггера 11. Выход триггера 10 подключен к управляющему входу вентиля 12, а единичный вход — к выходу схе яы «ИЛИ» 19.

Аналого-цифровой преобразователь 2 связан с первым входом сумматора 3, выход которого подключен ко входам вентиля 14 и преобразователя кодов в на !ряжения 21, а также к выходному разъему 23, предназначенному для связи коррелятора с Э.В.М. Выход преобразователя 21 подключен к электронному осциллографу 22, предназначенному для визуального наолюдения вычисленных корреляци0HHblx функцIIÉ, а выход вентиля 14 — Ko Bxo ду запом!!нающего устройства 4, выход которого связан с вентилем 13, подключенным ко второму входу сумматора 3. Генератор импульсов 9 подключен через кнопочный контакт 28 ко входу схемы «ИЛИ» 19 и непосредственно — к основному входу вентиля 18, связанного со входами схемы управления 8, адрес»oio счетчика 6 и вентиля 15, выход которого соединен со входом запуска "íàëîãîцифрового преобразователя 2, работающего в ждущем режиме. Первый, второй и третий выходы схемы управления 8 !(Одкл!Оч ы соответстBeпно к управляющим входам вент!!Ле!!

13, 14 и 16, выход последнего из которых cBsÄзан со входом схемы «ИЛИ» 19 и нулевым входо,i триггера 11, единичным выходом соединенного с управляющим входом вентиля 18. Адресный счетчик 6 запоминающего устройства 4 является реверсивным, он имеет

2р.,„;„-,, состояний, из которых одна половина

65 состояний соответс;-вует положительному знаку, а вторая — отр!!цательно !у (знак определяется положением знакового разряда). Выход адресного счетчика 6 подкл:очен к дешифратору адреса 5, выходы ко — îðoãñ соединены с адресными зходами запоминающего устройства 4. Первый и последний выходы адресного дешифратора 5 подключены также через схему «ИЛИ» 20 к выходному разъему 23, ко входам вентиля 16 и к Общему контакту «д» переключателя 27, предназначенного для управления режимом работы (режим суммирования ил л вычитания) реверсивного счетчика б. Контакты «а» и «в» этого переключателя связаны соответственно с шинами управления суммированием и вычитанием счетчика б. Вь!ход вентиля 17 соединен со входом установки в нулевое состояние счетчика 6 и счетным входом счетчика управления 7, выходы которого через переключатель 25, служащий для задачия необходимого числа ординат процесса, iio которым производится вычисление каждого значения корреляционной функции, связаны с выходным разъемом 23 и входами вен !.!!Лей 15 — 17.

Перед вычислением первой части ВКФ в соответствии с зависимостью (1) переключатели

24, 26 и 27 уст":íàâëèâàþòñÿ в положение, показанное на чертеже, а с помощью переключателя 25 задается необходимое число ординат второго процесса, по которым будет производиться вычисление каждой ординаты корреляционной функции. При этом адресный счетчик б будет в нулевом состоянии и подготовлен к режиму суммирования. На входе 29 схемы сравнения 1 будет установлено напряжение, соответствующее выбранному уровню а:!: лиза, а по входу управления 30 — задаваться частота генератора импульсов 9 так, чтобы на интервал корреляции т.|а! с. Приходилось около 1!„,„-, периодов импульсов.

Раоота коррелятора начинается после замыкания кнопочного контакта 28. При этом импульс генератора 9 через схему «ИЛИ» 19 поступает на триггер 10 и устанавливает его в единично" состояние; вен.иль !2 открывается и входной процесс поступает на вход схемы сравнения 1. При достижении процессом x(t) заданного уровня анализа Х схема сравнения

1 вырабатывает импульс, который устанавливает триггер 10 в нулевое состояние, в результате чего вентиль 12 закрывается. Импульс с выхода схемы сравнения 1 поступает также на триггер 11 и устап" âëèâàåò его в единичное состояние. При этом вентиль 18 открывается, и первый импульс генератора 9 поступает í" "вход адресного счетчика б, устанавливая г, нем «единицу», на вход схемы управления 8, которая на каждый входной импульс вырабатывает сигналы последовательно на всех своих выходах, а также через открытый вентиль 15 — на вход запуска аналого-цифрового преобразователя 2. Преобразователь 2, работающий в ждущем режиме, в момент поступления импульсов с вентиля 15 преобразу432510 ет ординату непрерывно поступающего на его вход второго процесса в код и передает этот код в сумматор 3. Дешифратор 5, подключенный к счетчику 6, дешифрирует состояние счетчика 6 с учетом его знакового старшего разряда. Поскольку после прихода первого импульса в счетчике 6 устанавливается положительное число, равное «единице», дешифратор 5 вырабатывает сигнал на выходе, соотВетствующип адресу середин:. массиьа aII0минающего устройства 4, По сигналу с Ilepвого выхода схемы управления 8, который появляется после передачи кода ордпнаты второго процесса из преобразователя 2 в сумматор 3, содержимое выбранной ячейки запоминающего устойства 4 считывается, передает. ся в сумматор 3 и суммируется с кодом ординаты второг0 процесса. Сигнал со второго выхода схемы управления 8 открывает вентиль

14 и записывает образовавшуюся сумму в ту ке ячейку за loминающего устройства 4. Счгнал с третьего выхода схемы управления 8 через .вентиль 16 не проходит, поскольку îí -.стается закрытым до тех пор, пока нс появляется разрешающий сигнал па выходе схемь;

«ИЛИ» 20, соответствующий моменту образования сигнала на последней (нижней) шине дешифратора 5. Следующий импульс генератора 9 через заданный интервал повторит все

Описанные Операции с той лишь разп11цс. 1, I. 0 аналого-цифровой преобразователь 2 передает в сумматор 3 код второй ордипаты второго процесса, который просуммируется с содержимым следующей ячейки запоминающего устройства 4, поскольку в адресном счетчике 6 будет число «два».

Описанные операции повторяются до тех пор, пока не будет обработано таким образом р, ординат процесса. При этом сигнал, образовавшийся на последнем (нижнем) выходе дешифратора, пройдет через схему

«ИЛИ» 20, подтвердит режим суммирования счетчика 6, откроет вентиль 16 и, пройдя через вентиль 17, установит в счетчике б нулевое число, а в счетчике управления 7 — «единицу». После этого сигнал с третьего выхода схемы управления 8 пройдет через открывшийся вентиль 16, установит триггер 11 в нулевое состояние, в результате чего вентиль 18 закроется, и, пройдя через схему «ИЛИ» 19, установит триггер 10 в единичное состояние.

При этом вентиль 12 откроется и первый входной процесс будет вновь поступать на схему сравнения 1. При достижении этим процессом заданного уровня анализа схема сравнения 1 вновь срабатывает, и повторяется цикл обра. ботки следующих ординат заданного числа второго процесса, каждая из,которых задержана относительно момента срабатывания схемы сравнения 1 на время рЛ/. В каждом таком цикле ординаты второго процесса преобразуются в код и суммируются с суммой предыдущих ординат по каждому значению г1.

В конце последнего цикла работы на общей клемме переключателя 25, с помощью которо5 то

15 го

25 зо

4О

65 го задавалось число циклов, появляется сигнал, I;OI.,рый закрывает вентили 15 — 17, в результате 1его вычисление первой части ВКФ прекращается. При этом в0 второй половине запоминающего устройства 4 располагаются числа, пропорциональные ординатам ВКФ при всех положительных дп01;peI III значениях аргумента.

Для вычисления второ"1 половины ВКФ в сОйтветствиll с зависlD! Oñ1 I 10 (2) переключатели 26 и 27 устанавливаются в положения, кротивополо;нные показ"-нным на чертеже.

Прп этом первый процесс поступает на аналого-цифровой преобразователь 2, а второй процесс — через вентиль 12 на схему сравнения

1; счетчик адреса 6 будет подготовлен к режиму вычитания. Б этом режиме вычисления коррелятор работает аналогично описанному, Разинца 3BI IlO!130!CH;IHIIIh B ТOМ, MTO IIPPOOразуются в код и накапливаются теперь орликаты первого процссса, и полученные сум. .:1 ордп,1т по каждому значению р располаг.: 01ся в первой половине ячеек запоминаюцего устра." тва -1. Г1осле прекращения вычислений второй части ЗКФ в запоминающем ,.Стро .Ств< 4 1;о порядку р".ñïîëàãàþòñÿ орди:гаты ВКФ всех отр 1цател -»i ix дискретных

3 .1ачскпях апгv:;.cil1 а.

После окончания выч11сленп11 начинается р æ I: xl вь1 веда резул .-Татов. При этом пере,; 10ча-ель 2 уст;..наглп-„.ется в положение, .-Ока"-.,ÿ". нисе,а чертеже. В этом режиме сигнало.: с 11срскл;очателя 20 вентили 15 — 17 закрываются, " счетчик 6 подготовлен к режиму суммирования.

При выводе результатов на каждый HMпульс генератора 9 происходит увеличение числа в адресном счетчике 6, чтение числа из соответствующей ячейки запоминающего устройства 4 и передача этого числа через вентиль 13 в сумматор 3. 310 число из сумматора

3 поступает на выходной разъем 23, преобразователь кодов в напряжении 21 и через вентиль 14 записывается вновь в ячейку запоминающего устройства 4 по прежнему адресу.

Число в счетчике б увеличивается до максимального значения, затем возникает переполнение счетчика 6, и число в нем скачком изменяется до — и„:,,;, после чего оно вновь увеличивается.

При циклическом изменении адреса запоминающего устройства 4 от значения — 11-.;.,„,;, до значения + и„;„,; все ординаты ВКФ поочередно выводятся в сумматор 3, преобразователь кодов в напряжения 21 и выходной разьем 23. На экране электронного осциллографа

22, подключенного к выходу преобразователя

21, наблюдается график выводимой функции.

Многократный циклический вывод результатов обеспечивает воспроизведение на экране осциллографа 22 устойчивого изображения.

При выводе результатов вычислений переключатель 27 может быть установлен в положение. когда за.".кнуты контакты «в» и «д».

В этом случае адресньш счетчик 6 работает в

432510

Составитель В. Жовинский

Текред Л. Богданова

Корректор О. Тюрина

Редактор Л. Тюрина

Заказ 2917/12 Изд. ¹ 1738 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская паб., д. 4/5

Типография, пр. Сапунова, 2 режиме вычитания, и ординаты корреляционной функции выводятся из запоминающего устройства 4 в порядке убывания аргумента, что соответствует выдаче в прямом порядке ординат функции р„ (т) .

Предмет изобретения

Коррелятор, содержащий схему сравнения входного сигнала с эталонным напряжением, соединенную с первым вентилем, связанным с первым триггером, аналого-цифровой преобразователь, соединенный через первый переключатель со входом первого вентиля, запоминающее устройство с входным и выходным вентилями, подключенное к дешифратору адреса, соединенному с адресным счетчиком, связанным со схемой управления, которая подключена первым и вторым выходами ко входным и выходным вентилям запоминающего устройства; генератор импульсов, соединенный через второй вентиль со схемой управления и через кнопочный контакт и схему

«ИЛИ» — со входом первого триггера; сумматор; подключенный первым входом к аналого-цифровому преобразователю, вторым входом и выходом — к выходному и входному вентилям запоминающего устройства; счетчик управления с выходным переключателем, соединенным с третьим, четвертым и пятым вен8 тилями, причем третий вентиль другим входом связан со входом схемы управления, а выхоходом — с управляющим входом аналого-цифрового преобразователя, четвертый вентиль

5 вторым входом подключен к третьему выходу схемы управления, третьим входом — ко второму входу пятого вентиля, соединенного со входом счетчика управления; один из входов триггера подключен к выходу схемы сравне10 ния, а его выход — к второму входу второго вентиля, отличающийся тем, что, с целью повышения точности, он содержит дополнительную схему «ИЛИ», реверсивный счетчик, третий переключатель входов с двумя

15 выходами и четвертый переключатель, подвижный контакт которого соединен с выходом дополнительной схемы «ИЛИ» и с третьим входом четвертого вентиля; входы дополнительной схемы «ИЛИ» подключены к

20 первому и последнему выходам дешифратора адреса, соединенного с реверсивным счетчиком, шины сложения и вычитания которого подключены к неподвижным контактам четвертого переключателя; первый выход тре25 тьего переключателя соединен с одним из входов первого вентиля и с первым неподвижным контактом первого переключателя, второй неподвижный контакт которого подключен ко второму выходу третьего переключателя.