Двоичный сумматор

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСХОМУ СВИДЕТЕЛЬСТВУ " 439809

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидегсльства— (22) Заявлено 28,04.72 (21) 1778827/18-24 с присоединением заявки ¹â€” (32) Приоритет—

Опубликовано 15.08.74. Бюллетень № 30

Дата опубликования описания 10.04.75 (51) М.Кл. G 06f 7I50

Государственный комнтет

Совета Инннстров СССР во делам наоорвтеннй н открытнй (53) УДК 681.325(088.8) (72) Автор изобретения

В. Ф. Голоколосов (71) Заявитель фф д, ;1," Г14 (54) ДВОИЧНЫЙ СУММАТОР

Изобретение относится к области цифровой вычислительной техники и может быть использовано в делителях частоты с любым (целым или дробным) коэффициентом деления.

Известны двоичные сумматоры, выполненные на пороговых элементах, феррит-диодных элементах и феррит-транзисторных ячейках.

Однако такие сумматоры сложны по своей схеме, а использование простых статических триггеров в различных пересчевных схемах сопряжено с трудностями образования импульсов переноса в следующие разряды.

Для упрощения схемы входы предлагаемого сумматора соединены с соответствующими входами диодно-транзисторной схемы совпадения и с катодами соответствующих развязывающих диодов, аноды которых объединены и через резистор и первичные обмотки трансформаторов переноса и суммы соединены с коллекторами транзисторов статического триггера. Вторичная обмотка трансформатора переноса подключена ко входам усилителя выходных импульсов переноса. Первый и второй входы статического триггера соединены через последовательно соединенные развязывающие диоды, вторичные обмотки первого и второго трансформаторов суммы и встречно включенные вторичные обмотки первого и второго трансформаторов запрета суммы с эмиттерами транзисторов статического триггера, а в цепь коллектора диодно-транзисторной схемы совпадения включены последовательно дополнительная обмотка трансформатора переноса и первичные обмотки запрещающих трансформаторов суммы.

На чертеже представлена блок-схема описываемого сумматора.

Элементом памяти сумматора является

10 статический триггер 1, на входы 2 и 3 которого поступают импульсы сбрсса для начальной установки. Выходы 4 и 5 коллекторов транзисторов 6 и 7 являюгся выходами «О» и

«1», соответственно, по которым можно су15 дить о внутреннем состоянии триггера 1. Сердечники 8 и 9 ферритовых трансформаторов с их обмотками образуют цепь суммы, сердечник 10 — цепь переноса, а сердечники 11 и 12 — цепь запрета суммы. Вход 13 сумма2ч тора — счетный вход первого слагаемого Х, а вход 14 — второго слагаемого У. Входы 13 и 14 соединены с соответствующими входами диодно-транзисторной схемы совпадения, в которую входят ра;вязываюшие диоды 15 и

25 16, транзистор 17 и резисторы 18 — 22, и с катодами развязывающих диодов 23 и 24. Аноды диодов 23 и 24 объединены и через резистор 25, первичные обмотки трансформаторов суммы и переноса и развязываюгцие диоды

30 26 и 27 соединены с коллекторами транзисто439809 с1

Г

3 ров статического триггера 1. Вторичная обмотка трансформатора 10 переноса соедине»а со входами усилителя 28 выходных импульсов переноса. Вторичные Обмотки трансформаторов 8 и 9 суммы последовательно подключены через развязывавшие диоды 29 и 30 к первому и второму входам статического триггера 1 и со встречно включенными вторичными обмотками трансформаторов 11 и 12 запрета к эмиттврам транзисторов статического триггера. В цепь коллектора транзистора 17 последовательно включены дополнительная обмотка трансформатора 10 переноса и первичные обмотки трансформаторов 11 и

12 запрета суммы. Резистор 31 вводит сердечники 11 и 12 в режим насыщения.

Сумматор работает следующим образом.

При поступлении отрицательного импульсного сигнала на вход 13 (или 14) сумматора ток сигнала протекает через тот тряснзнстор, который открыт в момент прихода сигнала, и насыщает феррито вые трансформаторы 8 или 9 и 10, исндуктируя в первые моменты (до полного насыщения сердечников) напряжения на их вторичных обмотках. Полярность напряжений на сердечнике 8 или 9 положительная, а на сердечнике 10 — отрицательная. Поэтому в момент действия сигнала на входе 13 или 14 триггер не переключается, но при протекании тока сигнала по первичной обмотке сердечника 10 транзистор 28 открывается и на выходе 32 появляется отрицательный импульс переноса в следующий .разряд. С окончанием сигнала,на входе 13 или 14 сердечники 8 или

9 и 10 размагничиваются, в связи с появлением индуктированного отрицагельного импульса на вторичной обмотке сердечника 8 или 9 открывается транзистор 7 или 6 и триггер переключается в противоположное состояние.

Таким образом, частота следования импульсных сигналов на выходах 4 и 5 снижается в два раза и импульс переноса в следующий разряд формируется через один импульс, приходящий на счетный вход 13 (или 14).

Трансформаторы, выполненные на сердечниках 11 и 12, на процессы переключения статического триггера не влияют, так как индукти вности их обмоток из-за насыщения сердечников током резистора 31 малы.

При поступлении на входы 13 и 14 сумматора одновременно двух импульсных сигналов (Х=1; У=1) с выхода 32 должен следовать импульс переноса в следующий разряд и состояние статического триггера, которое было до момента прихода двух сигналов, не должно изменяться (т. е. подтверждается хранение «О» или «1»). Это достигается применением диодно-транзисторной схемы совпадения. Входящий в нее транзистор 17 при отсутствии или поступлении сигналов на вход

13 или 14 находится в закрытом состоянии (за счет соответствующего подбора резисторных делителей 21 — 22 и 20 — 18, 10). При по4 ступлснпп на входы 13 и . 4 одновременно двух отрицательных импульсных сипналов транзистор 17 открывается, тяк как сигналамп запираются диоды 15 и 16 и весь ток рези. стора 20 проходит через em бяву, и в коллекторной пепи транзистора прсггекает импульс тока. Этот импульс тока передается трансформатором 10 и открывает усилитель 28, а на выходе 32 появляется импульс переноса и на первичных обмотках трансформаторов 1! и 12 вызывает их размагничивание. На вторичных обмотках этих трансформаторов индуцируется отрицательное напряжение (подбирается фазировкой обмоток), которое действует на входы статическспо триггера совместно с напряжением на вторичных обмотках сердечника 8 или 9. TdK как сигналы дейст. вуют одновременно и встречно, то на одном из входов статического триггера они компен сируются, а на другом входе импульс схемы совпадения вызывает подтверждение состояния триггера (т. е. осуществляется хранение

«О» или «1») .

Такое выполнение сумматора упрощае1

01 0 схему, а развязка цепей переноса и суммы позволяет в схемах с обратными связями заводить через согласующие цепи импульс обратной связи с выходов старших ня выходы младших разрядов в комбинациях сумма — сумма, перенос — сумма и перенос — перенос.

Предмет изобретения

Двоичный сумматор, содержащий статический триггер на транзисторах, усилитель выходных импульсов переноса, диодио-транзисторную схему совпадения, диоды, резисторы и трансформаторы переноса, суммы и запрещения суммы, отпичагои1ийся тем, что, с целью упрощения схемы, первый и второй входы сумматора соединены с соответствующими входами диодно-транзисторной схемы совпадения и с катодами соответствующих развязывающих диодов, аноды которых объединены и через резистор и первичные обмотки трансформаторов переноса и суммы соединены с коллекторами транзисторов статического триггера, вторичная обмотка трансформатора переноса соединена со входами усилителя выходных импульсов переноса, первый и второй входы статического триггера соединены через последовательно соединенные развязывающие диоды, вторичные обмотки первого и второго трансформаторов суммы и встречно включенные вторичные обмотки первого и второго трансформаторов запрета суммы с эмиттерами трзнзисторов статического триггера, а в цепь коллектора диоднотранзисторной схемы совпадения включены последовательно дополни тельная обмотка трансформатора переноса и первичные обмотки запрещающих трансформаторов суммы, 439809

У й/ рр

Составитель В. Голоколосов

Техред 3. Тараненко Корректор А. Степанова

Гедактор А. Пейсоченко

МОТ, Загорский цех

Заказ 7312 Изд. ¹ 1911 Тираж 679 Подписное

ЦНИИПИ Государствеичого комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5