Запоминающее устройство

 

к :оЗ ...3 ". : .и

1 ватину;: ..:;:::::ув бкблз (11), 444239

Союз Советских

Социалистических ззеслублик

ИЗОБРЕТЕН ИЙ

К АВТОРСКСМУ СВИДЕТЕЛЬСТВУ (::1) Зависимое от авт. свидетельства— (22) Заявлено 26.04. 73 (21)Х9ШОО/33-24 (51) М Кл.

Я IIc 7/ОО с присоединением заявки—

Гасударственный камнтет

Саввтв Министров СССР па делам изобретений и открытий (32) Приоритет—

Опубликовано25.09. 74Бюллетень М 35 (45).Дата опубликования описания 25.6.7 (оЗ1 уик 68I.327 (088. 8> (72) А втор ы изобретения

А.Ф.БЕЛОВ, А.Л.БЕЛОУС, Б.Н.МАРКИЗОВ z В.В.СЕМИН (71) Заявитель (54) ЗАПОМИНАИЦЕЕ УСТРОЙСТВО

Изобретение относится к облас- - ти вычислительной техники и может

Найти применение при построении

"быстрьпс запоминающих устройств больших ооъемов.

Известно запоминающее устройство, содержащее группы числовых линеек, запоминающие элементы которых йрошиты обмотками записи и считывания, регистр адреса, дешифратор адреса, выходы которого подключены к адресным формирователям записи считывания.

Однако в известном запоминающем устройстве на каждое запоми.наемое число требуется индивидуальный селектирующий элемент.

Цель изобретения — упростить запоминающее устройство.

Это достигается тем что оно содержит дополнительный дешифратор, входы которого подклточены к старшим разрядам регистра адреса, младшие разряды которого соедине ныы со входами основного дешифра2 тора адреса ключи по количеству групп числовых линеек, управляющие входы которых подсоединены к выходам дополнйтельного дешифратора, выходы адресных формирователеи записи и считывания подключены через диоды к соответствующим концам адресных обмоток записи и считывания, другие концы адресных

10 обмоток записи и считывания подсоединены ко входам соответствующих ключей.. За счет этого осуществляется двойная коммутация токов, что позволяет, в свою очередь, сущест1 венно умейьшить количество адресных формирователей записи и считывания .

На чертеже представлено Эу с двойной коьмутацией токов записи и

20 считывания.

Предлагаемое устройство содержит адресный формирователь I записи, регистр 2 адреса, основной

2 дешифратор 3, куб памяти 4, ключи

444239

5 и 6, дополнительный дешифратор 7, адресный формирователь 8 считывания и числовая линейка 9.

Адресные формирователи записи управляются младшими разрядами регистра адреса 2 через основной дешифратор 3. Выход каждого адресного формирователя записи подключен через диоды к ьходным концам двух шин записи, прошивающих сердечники в кубе памяти 4. Выходные концы шин записи объединены в две группы и соединены с корпусом через ключи 5и б. Эти ключи управляются старши и разрядами регистра адреса через дополнительный дешифратор 7.

Аналогично выполнены и це и считывания, которые соединены с адресными рормирователями считывания 8.

Б соответствии с состоянием регистра адреса 2 основным дешифратором 3 выбирается один из адресных формирователей записи 1 и соответствующий адресный формирователь считывания Ь а дополнительным дешифратором 5 — ключ 5 или 6, в результате чего оказывается выбранной одна из восьми адресных шйн матрицы памяти.

Так как адресные цепи в кубе памяти прошиты двумя проводами и токи считывания и записи пропускаются по этим цепям навстречу, то импульсы токов считывания и з-писи имеют одинакову. о полярность и могут коммутироваться одним и тем же клю ом.

Числовая линеика 9 при этом построении ЗУ не отличается от

4 общейринятой. Для снижения трудоемкости изготовления куба памяти прошивка адресных цепей может осуществляться сдвоенным склеенным

5 проводом, что позволяет также применять ферриты малого диаметра и тем самым уменьшить потребляемую мощность ЗУ при том же быстродействии.

>о

ПРРД Ж ИЗОБРЕТЕН1И

15 Запоминающее устройство, содержащее группы числовых линеек, запоминающие элементы которых прошиты адресными о0мотками записи и считывания, регистр адреса, дешиф о ратор адреса, выходы которого подключены к адресным формирователям записи и считывания, отличающееся тем, что, с целью уйрощения устройства, оно содержит дополнитель2"ный дешйфратор, входы которого подключены к старшим разрядам регистра адреса, младшие разряды которого соединены со входами основного дешийратора адреса, ключи по количес тву групп числовйх линеек, управляющие входы которых подсоединены к выходам дополнительного цепи4ратора, выходы адресных форьярователей зайиси и считывания подключены чедрез циси к соответствующим концам адресных оомоток записи и считывания, цругие кон ты анресных обмоток запйси и считывания по соет инены ко вхо.!ам соответствующих ключей, 444439

Пал. l4 + Тираж

Подписное

Закат 4О "

1 ППИ!!И l огударственного комитета Совета Министров СССР пи делам изобретений н открытий

Москва, ll3035, Раушская иаб., 4

Предяриятне «Патент», Москва, Г-59, Бережковская наб, 24

Составитель В«Г() : дСщ . щд

" "" р О.СтЕНИНа 3-V я.д ддяа корр-«оГ Н,даНИааЕИЧ