Делитель частоты с привязкой выходных сигналов к задающей частоте
п! 445988
ОП ИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Зависимое от авт. свидетельства (22) Заявлено 05.10.72 (21) 1833781/26-9 (5I) М. Кл. Н 03k 23/02 с присоединением заявки №
Государственнюк комитет
Совета Министров СССР по делам изобретений н открытий (32) Приоритет
Опубликовано 05.10.74. Бюллетень ¹ 37
Дата опубликования описания 03.10.75 (53) УДК 62!.374.4 (088.8) (72) Авторы изобретения
А. Б. Детков и Н. В. Филипченко (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПРИВЯЗКОЙ ВЫХОДНЪ|Х
СИГНАЛОВ К ЗАДАЮЩЕЙ ЧАСТОТЕ
Изобретение относится к импульсной технике.
Известен делитель частоты с привязкой выходных сигналов к задающей частоте, состоящий из вентиля, последовательно включенных триггеров со счетными входами, имеющих по два выхода, и схемы формирования сигналов запрета; вторые выходы триггеров подключены к схеме формирования сигналов запрета.
Синфазная работа потребителей нарушается из-за временных сдвигов между входным и выходным сигналами в триггерах и вентиле.
Цель изобретения — обеспечение синфазной работы — достигается тем, что в предлагаемый делитель введены элемент «ИЛИ вЂ” НЕ», дополнительный триггер и дополнительный элемент «И — НЕ». К выходу основного логического элемента «И вЂ” НЕ» подключен вход элемента «ИЛИ вЂ” НЕ», другой вход которого соединен с выходом дополнительного элемента «И вЂ” HE», входы которого подключены к выходам дополнительного и одного из основных триггеров.
На чертеже изображена функциональная схема предлагаемого устройства.
Делитель частоты содержит триггеры 1 и 2, элемент «И — HE» 3, элемент «ИЛИ вЂ” НЕ» 4, дополнительный элемент «И — НЕ» 5, дополнительный триггер 6.
Работает делитель следующим образом.
На входы делителя подаются синхронные импульсные последовательности с частотой
F,,- и Р„причем задающая частота F, сигнала
5 много меньше входной частоты F,, сигнала.
Сигнал с частотой F, устанавливает триггер 1 в единичное состояние, а триггер 2 — в нулевое. После прихода на счетные входы триггеров 1 и 2 трех импульсов входной частоты
l0 с их единичных плеч на входы элемента
«И — НЕ» 3 поступает положительный потенциал, который разрешает прохождение через него четвертого импульса входной частоты, Управляющий потенциал на триггер 1 по15 ступает со входа делителя частоты с частотой F,, на триггер 2 — с едшгпчного плеча триггера 1. С элемента «И вЂ” HE» 3 импульсы частотой F,,-/4 поступают на элемент «ИЛИ—
НЕ» 4 и через него — на счетный вход трпг20 гера 6. Этот триггер устанавливается в нулевое состояние импульсами частоты обнуления F,I;„. Частота последних совпадает с частотой F„ IIo онп задержаны относительно
ИМП IbCOB Рд.
25 На управление триггером 6 подается постоянный р азрешающпй положительный потенциал.
Импульс с элемента «ИЛИ вЂ” НЕ» 4 ставит триггер 6 в единичное состояние, и положиЗО тельный потенциал подается с единичного его
445988
Предмет изобретения
Составитель T. Афанасьева
Техред В. Рыбакова
Редактор Б. Федотов
Корректор В, Брыксииа
Заказ 1721/9 Изд. № 568 Тираж 811 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 5Ê-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 плеча на элемент «И — НЕ» 5. Кроме того, на входы этого элемента поступают импульсы
F;„ F, и сигнал типа «Меандр» частотой
F„/2 с единичного плеча триггера 1.
Таким образом, каждый четвертый импульс
Рва проходит через элемент «И — HE» 5, начиная с момента поступления на его вход импульса F„c его выхода импульсы F,,/4 поступают на выход делителя частоты и через элемент «ИЛИ вЂ” HE» 4 — на счетный вход триггера 6, возвращая его в исходное пулевое состояние.
Таким образом, на выходе делителя частоты с привязкой выходных сигналов к задающей частоте выдаются импульсы частотой
F,,/4, строго привязанные к F,.
При последовательном соединении делителей частоты с привязкой выходных сигналов к задающей частоте и различными коэффициентами деления на их выходах будет сннфазная сечка частот, которая и определяет работу потребителей.
Делитель частоты с привязкой выходных сигналов к задающей частоте, содержащий последовательно соединенные триггеры со счет10 ным входом и логический элемент «И — Н1:», отличающийся тем, что, с целью обеспечения спнфазпой работы, в него взедены элемент «ИЛИ вЂ” HE». дополнительный триггер н дополнительный элемент «И — HE», при
15 этом к выходу основного элемента «И вЂ” HE» подключен вход элемента «ИЛИ вЂ” НЕ», другой вход которого соединен с выходом дополнительного элемента «И вЂ” НЕ», входы которого подключены к выходам дополнительного
20 II одного нз ociioBHbix триггеров.