Устройство управления цифровой вычислительной машины

 

Союз Советских

Социалистических

Республик

Q П И С А Н И Е 11 55З44

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Sai:iicfi»ioe от авт. свидетельства— (22) Заявлено 15.08.72 (21) 1821303/18-24 (51) М.Кл. 6 06f 9/00 с llpffcocдинеиием заявки ¹â€”

Гооударотеенный комитет

Совета й(инистрае СССР оо делам изобретений и открытий (32) Приоритет—

Опубликовано 30.12.74. Бюллетень № 48

Дата опубликования ои 1саиия 04.03.75 (53) УДЕ, 681.325 (088.8) (72) Автор изобретения

I с

Р. А. Никоноров (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНЪ|

Изобретение oT!focliTc33 к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин.

Известны устройства управления, содержащие блок буферной памяти команд, блок управления обработкой, адресный выход и выход запроса которого соединены с соответствующими выходами устройства, блок адресации команд, управляющий вход и выход которого подключены к первому управляющему выходу и входу блока управления обработкои, блок поиска операндов, первый управля3оьций вход и выход которого связаны с вторым управляющим выходом и входом блока управления обработкой, а второй управляющий вход и выход — с первым управляющим входом и вь3ходом устройства, блок анализа и модификации команд, первый управляющий вход и выход которого соединены с третьим управляющим входом и выходом блока управления обработкой, адресный выход связан с адресным входом блока поиска операндов, а второй управляющий выход — с третьим управляющим входом блока поиска операндов и вторым управляющим выходом устройства.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что устройство содер;кит блок адресации результатов, адресный вход которого соединен с выходом блока адресации команд, а три управляющих входа подключены соответственно к второму управлявшему выходу блока анализа II модифш ации команд, первому управляющему входу устройства и второму управляющему выходу блока поиска операндов, элемент «ИЛИ», выход которого соединен с входом блока буферной памяти команд, первый и второй элементы «И», первые входы которых связаны соответственно с четвертым и пятым управляющими выходами блока управления обработкой, вторые входы — с первым выходом блока адресации результата If выходом блока адресации команд, 15 третьи входы — с первым и вторым информационными входами устройства, а выходы подключены к входам элемента «ИЛИ», третий и четвертый элементы «И», первые входы котоpily соединены с выходом блока буферной па20 мяти команд, вторые входы — с шестым и седьмым управляющими выходами блока уиравлепия обработкой, третьи входы — с выходом блока адресации команд и вторым выходом блока адресации результата, а выходы

25 подключены соответственно к информационному входу блока анализа н модификации команд и информационному выходу ycrpoifства.

На чертеже представлена схема предлагаеЗО мого устройства.

455344

Оно содержит блок 1 адресации результатов, блок 2 буферной памяти команд, олок ьч адресации команд, блок 4 анализа и модификации команд, блок 5 поиска операндов, блок б управления обработкой, элементы «И»

7 — 10, элемент «ИЛИ» 11.

Устройство работает следующим образом.

Команды, считанные из памяти машины, подаются на информационный вход 12 и через элемент «И» 7 — в блок 2 буферной памяти команд в соответствии с адресами, поступающими из блока 8 адресации команд. 1(оэ1анды из блока буферной памяти команд переда1отся в блок 4 анализа н модификации команд.

Этот блок осуществляет обработку команды, определяет исполнительный блок (на чертеже не показан), которому надлежит выполнить команду, формирует иа выходе 18 сигнал обращения к этому исполнительному блоку и блоку 5 поиска операндов. После завершеш1я нли прекращения обработки команды блок анализа и модификации команд посылает в блок б управления обработкой сигнал управления, 1и1фОрмнру10щии последнии О Возможности начать обработку следующей команды

1!ли продолжить обработку одной из предыдущих. Выборка и обработка следующей команды возможна при получении из блока 3 адресации команд признака о наличии свободны; ячеек в блоке 2 буферной памяти команд.

Блок адресации результата устаиавливаег соответствие адреса команды в блоке буфер1юй памяти команд номеру исполнительного блока, к которому произошло обращение. Этот адрес «ранится в блоке 1 адресации результата до появления и использования результата обрабатываемой команды.

При поступлении на вход 14 сигнала готовности результата блок 1 формирует разрешение. а блок б — сигнал записи результата выполненной команды. Результат записывается иа место команды, при выполнении которой ои сформировался.

Поиск операнда в блоке буферной памяти команд осуществляется блоком 5, который формирует адрес исполнительного блока. По этому адресу операнд передается из блока буферной памяти команд в соответствующий исполнительный блок.

Таким образом, от начала выполнения i-й команды до момента использования результата этой команды в качестве операнда в j-й команде блок адресации результатов устанавливает адресное соответствие между ячейкой в блоке буферной памяти команд исполнительным блоком, в котором выполняется I-я команда, и исполнительным блоком, в котором ис5

25 30 з5

55 пользуется результат этой команды как:.ílåраид для j-й команды.

Предмет изобретения

Устройство управления цифровой вычислительной машины, содержащее блок буферной памяти команд, блок управления обработкой, адресный выход и выход запроса которого соединены с соответствующими выходами устройства, блок адресации команд, управляющий вход и выход которого соединены с первым управляющим выходом и входом блока управления обработкой, блок поиска операндов, первый управляющий вход 11 выход которого соединены с вторым управляющим выходом и входом блока управления обработкой, а второй управляющии вход и выход соединены с первым управляющим входом и выходом устройства, блок анализа и модификаиIIII команд, первый управляющий вход и выход ;оторого соединены с третьим управляющим входом и выходом блока управления обработкой, адресный выход соединен с адресным вхэдом блока поиска операндов, а второй управляющий выход — с третьим управляющим входом блока поиска операндов 11 вторым управляющим выходом устройства, Отлачаэоа1еееч тем, что, с пелью увеличения быстродействия, оно содержит блок адресации результатов, адресный вход которого соединен с выходом блока адресации команд, а три управляющ!гх входа подключены соответственно к вто1ЭОмЭ управляющему выходу блока анализа и модификации команд, первому управляющему входу устройства и второму управляющему выходу блока поиска операндов, элемент «ИЛИ», выход которого соединен с входом блока буферной памяти команд, первый и второй элементы «И», первые входы которых соединень! соответственно с четвертым и пятым управляющими выходами блока управления обработкой, вторые входы — с первым выходом блока адресации результата и выходом блока адресации команд, третьи входы — с первым и вторь|м информационными входами устройства, а выходы подключены к входам элемента

«ИЛИ», третий и четвертый элементы «1!». первые входы KoTopllx соединены с выходом блока буферной памяти команд, вторые входы — с шестым и седьмым управляющими выходами блока управления обработкой, третьи входы — с выходом блока адресации команд и вторым выходом блока адресации результата, а выходы подключены соответственно к информационному входу блока анализа и модифичаIIHII команд 11 к информационному I I lxo lv уст!эойства.

455344

Составитель В. Лысиков

Тскрсд Г. Васильева

Редактор И. Грузова

Корре ссор Е Кашина

Заказ 120

Изд. М 1967 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-З5, Раушская иаа,, д. 4/6

Обл. Trtss, Костромскoso зп1)ав:scsosss издатезаcTss, по зинка(J)и» и квин нoi Topsoil s .