Устройство для формирования адресов

 

О П И С А Н И Е ttt) 475623

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Саветских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 02.03.73 (21) 1890928/18-24 с присоединением заявки №

ГосУдаРственный комитет (23) 1-1риоритет

Совета Министров СССР но делам нзовретвний- Опубликовано 30.06.75. Б л. е ень, " 24 (51) М. Кл. G 06f 9/20 (53) УДК 681.322(088.8) и открытий

Дата опубликования описания 15.10.75 (72) Авторы изобретения

И. П. Селезнев и Г. M. Мухина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ

Изобретение относится к цифровой вычислительной технике и может использоваться при построении ЦВМ, внутренним языком которых является язык APL.

Известно устройство для формирования адресов, содержащее сумматор, выход которого соединен с выходом устройства.

Известное устройство не может быть использовано в ЦВМ, внутренним языком которых является язык АР1. В этих ЦВМ формирование адресов элементов матрицы производится с учетом индексных операций, определяющих, какие изменения следует произвести в положении элементов матрицы чисел, хранящейся в памяти ЦВМ (неискаженном массиве), чтобы получить некоторый новый, производный массив.

Цель изобретения — расширение функциональных возможностей устройства.

Это достигается тем, что в устройство введены блок умножения, блок вычитания, схема управления и блоки формирования индексов, причем первый вход сумматора соединен с выходом блока умножения, один из входов которого соединен с информационным выходом одного из блоков формирования индексов, второй вход сумматора подсоединен к информационному выходу другого блока формирования индексов, третий вход сумматора соединен с выходом блока вычитания, управляющие входы блоков формирования индексов подсоединены к выходу схемы управления, два входа которой связаны с управляющими выходами блоков формирования индексов, а второй

5 вход блока умножения, вход блока вычитания, третий вход схемы управления и информационные входы блоков формирования индексов подсоединены к входу устройства, а также тсм, что блок формирования индексов содер10 жит схему «ИЛИ», шифратор, накопитель на регистрах, схемы анализа нулевого содержимого регистров, распределитель сигналов, дешифратор, управляемый дешифратор, вычитатель, причем к иHôîðмационHому выходу бло15 ка формирования индексов подсоединен выход схемы «ИЛИ, первый вход которой соединен с выходом шифратора, входом соединенного с первым выходом распределителя сигналов и с адресным входом накопителя на регистрах, 20 выход которого соединен с вторым входом схемы «ИЛИ», управляющий выход блока формирования индексов;юдсоедпнеи к второму выходу распределителя сигналов, первьш и второй входы которого связаны с выходамп

25 дешифратора и управляемого дешпфратора соответственно, первые входы которых связаны с выходом вычнтателя, информационный вход распределителя сигналов соединен с выходами схем анализа нулевого содержимого

30 регистров, входы которых соединены с выхода475623 ми соответствующих регистров накопителя на регистрах, управляющий вход блока формирования индексов соединен с управляющими входами схемы «ИЛИ», накопителя на регистрах, распределителя сигналов, управляемого дешифратора, вычитателя, информационный вход блока формирования индексов соединен с информационными входами дешифратора, вычитателя, управляемого дешифратора, распределителя сигналов.

На чертеже изображена схема предлагаемого устройства для формирования адресов.

Устройство содержит сумматор 1, блок умножения 2, блок вычитания 3, схему управления

4, блоки 5 и 6 формирования индексов соответственно по первой и второй координатам.

Каждый блок формирования индексов содержит вычитатель 7, дешифратор 8, управляемый дешифратор 9, распределитель сигналов

10, схемы 11 анализа нулевого содержимого регистров, накопитель 12 на регистрах, шифратор 13 и схему «ИЛИ» 14.

Устройство работает следующим образом.

Адрес А;. элемента матрицы чисел с индексами

i / (11, 2,..., и, }, / 11, 2,..., п, }) формируется на выходе сумматора 1 в результате суммирования адреса а первого элемента неискаженной матрицы размера n Qnq и составляющих по координатам в соответствии с выражением

А,, —.. а + n, (i — 1) + (/ — 1) = (а — и, — 1) +

+in,+ /.

Величины и / вырабатываются на информационных выходах блоков 5 и 6 формирования индексов соответственно. Произведение iXn формируется блоком умножения 2, а величина (а — n — 1) — блоком вычитания 3.

Блоки 5 и 6 аналогичны по составу и принципу действия. В состав этих блоков входит распределитель сигналов 10, на входы которого поступают логические векторы (двоичные слова) с выходов схем 11 анализа нулевого содержимого регистров, с информационного входа блока и с выхода управляемого дешифратора 9. На выходах распределителя сигналов 10 формируется последовательность чисел в коде «1» из «N». Отсчет номеров выходов производится слева направо. При подаче управляющего воздействия единица на выходе распределителя 10 может смешаться вправо (влево) HB любое количество позиций с учетом циклической связи крайних разрядов распределителя. Закон смещения единицы на выходах распределителя определяется соответствующим логическим вектором, зафиксированным на его входах. Единицы возбуждаются только на тех выходах распределителя 10, которые соответствуют позициям логического вектора, содержащим «1». Код, задающий состояние, начиная с которого осуществляется формирование последовательности состояний

65 в распределителе 10, поступает с дешифратора 8.

При выполнении различных индексных операций языка АР1 блок 5 формирования индексов работает следующим образом.

Индексирование. Перед началом выполнения операции регистры накопителя 12 сигналом со схемы управления 4 устанавливаются в нулевое состояние, после чего в них засылаются соответствующие индексы. Закон смещения «1» на выходе распределителя сигналов 10 определяется правильным логическим вектором, сформированным на выходах схем 11 анализа нулевого содержимого регистров (с учетом инвертирования). Код с выхода дешифратора 8 обеспечивает в начале работы распределителя 10 возбуждение «1» на первом его выходе. В результате воздействия импульсных сигналов со схемы управления 4 распределитель 10 осуществляет последовательную адресацию регистров накопителя 12 по чтению, начиная с первого регистра. Вследствие этого из регистров извлекаются индексы, которые через схему «ИЛИ» 14 поступают на выход блока. После того как из накопителя 12 на регистрах выбраны все индексы, в распределителе 10 формируется сигнал, который поступает в схему управления 4 и влечет за собой окончание операции.

С ж а т и е. При этой операции закон смещения «1» на выходе распределителя сигналов !

О определяется логическим вектором, поступающим в него с информационного входа блока. Код, формирующийся на выходе дешифратора 8, обеспечивает в начале работы распределителя 10 возбуждение «1» на том его выходе, который соответствует позиции крайней левой единицы в логическом векторе. В ре зультате воздействия импульсных сигналов со схемы управления 4 на выходе распределителя

10 формируются числа в коде «1» из «N», поступающие на вход шифратора 13. С выхода шифратора двоичный код, соответствующий положению «1» в числе на выходе распределителя 10, через схему «ИЛИ» 14 передается на выход блока. После того как на выходе распределителя 10 сформированы все числа, соответствующие единицам в логическом векторе, вырабатывается сигнал, поступающий в схему управления 4 и обусловливающий окончание операции.

P е в е р с. Закон смещения «1» на выходе распределителя сигналов 10 в данном случае определяется правильным логическим вектором, сформированным на выходе управляемого дешифратора 9. Этот дешифратор осуществляет преобразование двоичных чисел, соответствующих номерам первой и последней единицы, в правильный логический вектор. Под правильным логическим вектором размера k понимается слово, содержащее k символов, представленных в алфавите (О, 1), причем символы «1» образуют единственную группу, в которой между первым и последним символом «1» отсутствуют символы «О» (например

475623

001110, 0011). Правильный логический вектор может быть задан двумя числами: номером первой единицы вектора и номером последней единицы. Номера отсчитываются слева направо. В рассматриваемом случае номер первой единицы вектора равен единице, а номер последней единицы — n>. Значение признака реверса обеспечивает сдвиг «1» на выходе распределителя 10 влево. Код на выходе дешифратора 8 обеспечивает в начале работы распределителя возбуждение «1» на том его выходе, который соответствует позиции крайней правой единицы в правильном логическом векторе. В результате воздействия импульсных сигналов со схемы управления 4 на выходе распределителя 10 формируются числа, поступающие на вход шифратора 13. В дальнейшем блок работает так же, как и в случае операции сжатия.

В ы б о р. При выполнении рассматриваемой индексной операции формируется последовательность из v< первых (если v>)0) или последних (если v (О) индексов по координате. В этом режиме работы закон смещения «1» на выходе распределителя сигналов 10 определяется правильным логическим вектором, сформированным на выходе управляемого дешифратора 9. Если v>)0, то номер первой единицы вектора равен единице, а номер последней — v .

Если v (0, то номер первой единицы вектора равен (п +1) — v>, а номер последней— пь Величина (и +1) — v, вырабатывается вычитателем 7. Код, формирующийся на выходе дешифратора 8, обеспечивает в начале работы распределителя 10 возбуждение «1» на том его выходе, который соответствует позиции крайней левой единицы в правильном логическом векторе. В результате воздействия импульсных сигналов со схемы управления 4 на выходе распределителя 10 формируются числа в коде «1» из «N». В дальнейшем блок работает так же, как и в случае операции сжатия.

О т б р а с ы в а н и е. При выполнении рассматриваемой индексной операции формируется последовательность из (и, — v,) первых (если v (0) или (n> — vt) последних (если

vi)0) индексов по координате. В этом режиме работы закон смещения «1» на выходе распределителя 10 сигналов определяется правильным логическим вектором, сформированным на выходе управляющего дешифратора 9.

Если v«0, то номер первой единицы вектора равен единице, а номер последней — (и, — v>).

Если v>)0, то номер первой единицы вектора равен (о,+1), а номер последней — и,. Величины (n< — v ) и (v +1) вырабатываются вычитателем 7. Код, формирующийся на выходе дешифратора 8, обеспечивает в начале работы распределителя 10 возбуждение «1» на том

его выходе, который соответствует позиции крайней левой единицы в правильном логическом векторе. В последующем блок работает так же, как и в случае операции сжатия.

1О

25 зо

Ц и к л и ч е с к и и с д в и r. В данном случае закон смещения «1» на выходе распределителя 10 сигналов задается правильным логическим вектором, сформированным на выходе управляемого дешифратора 9. Номер первой единицы вектора равен единице, а номер последней — n . На вход дешифратора 8 поступает либо величина v сдвига индексов по координате (если о ) О), либо величина (n> — vi) (если v>(0). Величина (и,— о,) вырабатывается вычитателем 7. Код, формирующийся на выходе дешифратора 8, обеспечивает в начале работы распределителя 10 возбуждение

«1» либо íà (v>+I)-м его выходе (если vt)0), либо на (и,— v>+I)-ì выходе (еслн vt(0).

В результате воздействия импульсных сигналов со схемы управления 4 на выходе распределителя 10 формируются числа в коде «1» из «N», поступающие на вход шифратора 13.

В дальнейшем блок работает так же, как и в случае операции сжатия.

Схема управления 4 организует совместную работу блоков 5 и 6 формирования индексов по первой и второй координатам. Если адреса элементов матрицы формируются в результате «сканирования» по строкам (IIO первой координате), то для каждого значения индекса по первой координате, формирующегося на выходе блока 5, произвочится формирование последовательности индексов по второй координате на выходе блока 6. Изменение информации на выходе блока 5 осуществляется после выработки всех индексов по второй координате. Прп реализации операции «Транспозиция» типа 21А осуществляется «сканирование» матрицы по столбцам (по второй коопдинате) . В этом случае для каждого значения индекса IIO второй координате, формирующегося HB выходе блока 6, произвочнтся формирование последовательности индексов по первой координате на выходе блока 5. Изменение информации на выходе блока 6 осуществляется после выпаботки всех индексов по первой координате. При реализации операции «Транспозиция» типа 11А формирование индексов по первой и второй координатам осуществляется одновременно. При выполнении операции

«Формирование» значения и, и и,, поступающие в блоки 5 и 6, определяются не параметрами неискаженного массива, а задаются в индексной операции. Операция «Выписывание» представляет собой частный случай операции «Формирование», когда производный массив является вектором размера n n>.

Предмет изобретения

1. Устройство для формирования адресов, содержащее сумматор, выход которого соединен с выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей, в него введены блок умножения, блок вычитания, схема управления и блоки формирования индексов, причем первый вход сумматора соединен с выходом

475623 блока умножения, один из входов которого соединен с информационным выходом одного из блоков формирования индексов, второй вход сумматора подсоединен к информационному выходу другого блока формирования индексов, третий вход сумматора соединен с выходом блока вычитания, управляющие входы блоков формирования индексов подсоединены к выходу схемы управления, два входа которой связаны с управляющими выходами блоков формирования индексов, а второй вход блока умножения, вход блока вычитания,третий вход схемы управления и информационные входы блоков формирования индексов подсоединены к входу устройства.

2. Устройство по п. 1, отличающееся тем, что блок формирования индексов содержит схему «ИЛИ», шифратор, накопитель на регистрах, схемы анализа нулевого содержимого регистров, распределитель сигналов, дешифратор, управляемый дешифратор, вычитатель, причем к информационному выходу блока формирования индексов подсоединен выход схемы «ИЛИ», первый вход которой сосдинен с выходом шифратора, входом соединенного с первым выходом распределителя сигналов и с адресным входом накопителя на регистрах, выход которого соединен с вторым входом схемы «ИЛИ», управляющий выход блока формирования индексов подсоединен к второму выходу распределителя сигналов, первый и второй входы которого связаны с выходами дешифратора и управляемого дешифратора соответственно, первые входы которых связаны с выходом вычитателя, информационный вход распределителя сигналов соединен с выходами схем анализа нулевого содержимого регистров, входы которых соединеI5 пы с выходами соответствующих регистров накопителя на регистрах, управляющий вход блока формирования индексов соединен с управляющими входами схемы «ИЛИ», накопителя на регистрах, распределителя сигналов, 20 управляемого дешифратора, вычитателя, информационной вход блока формирования индексов соединен с информационными входами дешифратора, вычитателя, управляемого дешифратора, распределителя сигналов.

475623

Составитель Т. Арешев

Техред T. Миронова

Корректор А. Дзесова

Редактор Е. Караулова

Типография, пр. Сапунова, 2

Заказ 2498)7 Изд. № 1591 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5