Ифровое устройство для оптимального измерения частоты сигнала

 

Г

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (») 47826l (61) Дополнительное к авт. свид-ву (22) Заявлено06.10.72 (21) 1835922/18 10 с присоединением заявки № (23) Приоритет(43) Опубликовано25 07 75 Бюллетень № 27 (45) Дата опубликования опнсания23,О1.76 (51) M. Кл.

С 01 т 23/00

Государственный номнтет

Совета Министров СССР оо делам наооретеннй и открытий (53) УДК

621. 317.761, (088.8) (72) Авторы изобретения

М. М. Барашков, М. И. Малыкин и В. И, Мамаев (71) Заявитель

БИФРОВОЕ УСТРОЙСТВО ДЛЙ ОПТИМАЛЬНОГО

ИЗМЕРЕНИЯ ЧАСТОТЫ СИГНАЛА (54) 1

Изобретение относится к области радиоизмерительной техники и может быть использовано в радиолокации (радионавигации, радиоуправлении и т. д.) и других областях техники, где необходимо измерение частоты электрических сигналов на фоне шумов.

Известно устройство оптимального из- мерения частоты, которое выполняет операции свертки принимаемого сигнала с 1О

l ожидаемым сигналом, детектирования и вычиспения рассогласования между принятым и ожидаемым сигналами.

При аналоговом исполнении известное устройство обладает рядом недостатков, 15 затрудняющих использование этих устройств при точных измерениях частоты. Например,, с помощью аналоговой аппаратуры практи- чески невоз:ложно сформировать опорный сигнал со строго заданными параметрами, 20 либо построить фильтр, импульсная реакция которого точно соответствовала бы временному представлению сигнала, кроме того, параметры аналоговых устройств

lподвержены изменениям под влиянием ок- 25 ружающей среды. Существенным недостатком является также невозможность использования указанных устройств при работе с сигналами различной формы. Переход от одного вида, сигнала к другому требует существенной аппаратурной переработки.

Цель изобретения — повышение точности и расширение функциональных возможностей устройства.

Эта цель достигается тем, что предлагаемое устройство снабжено двумя генераторами аргументов, генератором амплитуд, четырьмя регистрами, тригонометрическими преобразователями функций синус и косинус и сумматором, причем вход блока умножения соединен с выходом преобразователя аналог-код непосредственно и через первый регистр, второй вход умножителя подключен к генератору амплитуд непосредственно и через второй регистр, третий вход умножителя через последовательно соединенные тригонометрический преобразователь функции синус и первый генератор аргументов соединен с первым выходом блока управления, четвертый вход

478261

ЗО

4О

60 блока умножения через последовательно соединенные третий регистр и тригонометрический преобразовачель функции косинус подключен к выходу первого генератора аргументов, который через последовательно соединенные четвертый регистр и второй генератор аргументов под люченф к второму выходу блока управления, при этом выходы блока умножения соединены

1 с входами решающего устройства, выход которого подключен к одному из входов сумматора, а второй вход сумматора соединен с третьим выходом блока управления, четвертый выход которого подключен к одному из входов решаюшего устройства.

Йля реализации операций амплитудночастотного дискриминатора решающее уст ройство снабжено четырьмя накопителямл, четырьмя квадраторами, тремя сумматорами, двумя блоками извлечения квадрат ного корня, блоком вычитания, блоком вычисления отношения, блоком умножения и формирователем коэффициентов, причем выходы первого и второго накопителей через первый и второйквадраторы подключены к входам первого сумматора, а выходы третьего и четвертого накопиI телей через третий и четвертый квадраторы соединены с входами второго сумматора, выход которого через блок извлечения квадратного корня подключен к входу третьего сумматора и входу блока вычитания, второй вход которого соединен со вторым входом третьего сумматора и через второй блок извлечения квадратного корня с выходом первого сумматора при этом выход третьего сумматора через блок вычисления отношения подключен к входу олока умножения, второй вход которого соединен с выходом формирователя коэффициентов, а выход блока вычитания соединен со входом блока вы числения о гношения.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит полосовой фильтр

1, преобразователь аналог-код 2, регистр

3, множительное устройство 4, генераторы аргументов 5 и 6, регистр 7, тригонометрические преобразователи 8 и 9, генератор амплитуд 10, регистры 11 и

12, накопитель 13, квадратор 14, накопитель 15, квадратор 16, накопител1, 17, квадратор 18; накопитель 19, квадратор

20, сумматор 21, блок извлечения квад. ратного корня 22, сумматор 23, блок

I I

1 изем1ечения хвадрати0I o корня 24, вы (итающее устройство 25, сумматор 26, блок вычисления отношения 27, множительное устройство 28, формирователь коэффициентов 29, управляющее устройство 30, сумматор 31 и решающее устрой ство 32. цифровое устройство для оптимального измерения частоть1 сигнала работает следующим образом.

Входной сигнал l/(t)=U(t,)COB(2i7f jI ф ), где $ подлежащая измерению частоты сигнала,.после прохождения полосового фильтра 1 кодируется в преобразователе

2 в|дискретные моменты времени t=ka(°

Интервал дискретизации At из условия дискретизации узкополосных сигналов равен аt —, где аà — полоса про2аF пускания полосового фильтра 1. Синхронно с временным квантованием входного сигнала в генераторах аргументов 5 и

6 в моменты времени Ы формируются аргументы У =2/1 (4+ Й f ) kA t и

ii(fo- ) . " ю ожидаемое значение частоты сигнала, — ширина частотного дискриминатора.

Формирование аргументов и осушеств ляется по программе, задаваемой управляющим устройством 30, B тригонометрических преобразователях 8 и 9 формируются функции SIN I2 l(fr+At ) kAt g u

CgS(27j (f I-y ) ) kA t; j которые последовательно во" времени (функции СОЗ f

0 запоминается в регистре 12) поступают на множительное устройство 4, где пере4 множаются со значением кода g - Ou выборки сигнала N(k) и с ожидаемой амплитудой сигнала Ц(), формируемой в генераторе амплитуд 10. С выхода мно. жительного устройства величины

Hfk)=N(k)ulk)Sin(27i (f +A| ) kit); АМ=МЬ)ОЬ1соаL27) (fо <)kit) поступают в накопители 13 и 15. Затем в множительном устройстве 4 вычисляют ся величины

B,И=ИЬ)ОЯЫ (аХ(t,- f)kAt);

А„(kj=й ) 0(4)соя(ЬТ(f -Л t ) 1а1) посредством умножения запомненных в регистрах 3 и 11 значений М1kj и ) (к1 на функции COS и $ И аргумента g:.Iàïoìíåííoãî в регистре 7. Bbl2 численные значения н, Lk) и b<(k l nocг IL туиают в накопители 17 и 19, Время вы числения величин Atk) e(X) / ()„a, (kq не, превышает интервала дискретизации вход НОГО СИГIImIa Q f