Интерполятор

 

в мйблйо, О ll и с х т1 и""е

ИЗОБРЕТЕН ИЯ <» 479I23

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ ЮЗИДИПЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 16.07.73 (21) 1943023/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.07.75. Бюллетень № 28

Дата опубликования описания 16.09.76 (51) М. Кл С 06g 7/30

Государственный комнтй

Совета Мнннстров СССР оо делам наооретеннй н открытий (53) УДК 681.335(088.8) (72) Автор изобретения

В. М. Ш адски й

Институт ядерной энергетики АН Белорусской ССР (71) Заявитель (54) ИНТЕРПОЛЯТОР

Изобретение относится к области аналоговой и аналого-цифровой вычислительной техники и может быть использовано как основной блок функционального преобразователя с квадратичной интерполяцией функции. 5

Известны устройства для воспроизведения непрерывной функции одной переменной, в которых применена аналого-цифровая схема для выполнения операции интерполирования между каждыми двумя соседними заданными 10 значениями функции. Они содержат операционные усилители, цифровые управляемые резисторы, квадратор, регистры, триггер знака, ключи. Сложность таких устройств обусловлена, в частности, тем, что для учета изменения 15 знака квадратичного члена в формуле интерполяции используется операционный усилитель в режиме инвертора.

Без ухудшения основных характеристик по точности и быстродействию предлагается бо- 20 лее экономичная схема интерполятора, содержащая меньшее количество операционных усилителей и ключевых схем.

Положительный эффект достигается тем, что выход аналогового квадратора соединен с 25 третьим операционным усилителем, выход которого через последовательно соединенные резистор и ключ подключен к входу первого операционного усилителя и через первый цифровой управляемый резистор к входу второго 30

2 операционного усилителя. Выход первого операционного усилителя через резистор связан с входом второго, операционного усилителя, вход третьего цифрового управляемого резистора — с источником эталонного напряжения. Входы второго и четвертого цифровых управляемых резисторов и первый и второй входы квадратора соединены с клеммами входных аналоговых сигналов.

На фиг. 1 показана схема устройства; на фиг. 2 — аппроксимация функции.

Схема устройства содержит регистры 1, 2, 3, цифровые управляемые резисторы 4 — 7, причем на резистор 6 подается постоянное напряжение — Е, операционные усилители 8, 9, 10, резисторы 11 — 15„аналоговый квадратор

16, триггер 17 и ключ 18. Все перечисленные элементы известны и находят широкое применение в аналоговой и аналого-цифровой вычислительной технике. Схема вычисляет значение непрерывной функции /(х) на интервале интерполяции в соответствии с формулой ! (х) =у,, + (у,; i — у,-) Ах+а,. (ах — Лхе) (1) Л где Лх=Л а,- — постоянный для (-го участка коэффициент;

Ь вЂ” величина интервала интерполяции.

479123

15 ог

20

45

3

Квадратор 16 совместно с усилителем 10 ьоспроизводит величину — (Лх — Лх ). Схемы цифровых управляемых резисторов проводят умножение поданных на их входы аналоговых величин на цифровые коды, записанные в соединенных с ними регистрах. Результат получается в аналоговой форме. Операционные усилители 8 и 9 обеспечивают развязку цепей, подсоединенных к их входам, и суммирование частных результатов.

Схема работает следующим образом. На входы цифровых управляемых резисторов 4 и

5 подаются аналоговые переменные — Лх и

+ Лх, а на входы регистров 1, 2, 3 — цифровые коды величин у; г, у;, а;, причем а; — в прямом коде, если величина а,) 6, и в обратном коде, если а; (О.

Рассмотрим первый случай. а, )О (ключ 18 закрыт). Тогда после записи у „., уг+г и а,. в регистры и подачи, +Лх и — Лх на входы элементов 4, 5, 16 и завершения переходных процессов (длительность которых может быть доведена до одной микросекунды), получим на выходе усилителя 10 в виде напряжения величину, — (Лх—

Лх ). Знак минус перед (Лх — Лх ) всегда может быть обеспечен, так как на входы квадратора 16 подаются +Лх и — Лх. Схемы цифровых управляемых резисторов 4 и 5 совместно с усилителем 8 обеспечивают получение произведений +уг+г ° Лх и — у; ° Лх и одновременное их суммирование. Таким образом, на выходе усилителя 8 получаем — (уг+1— — у; ) Лх, так как усилитель изменяет также знак суммы входных величин на противоположный.

Схема цифрового управляемого резистора

6, на вход которого подается напряжение—

Е, а управление осуществляется от регистра

2, обеспечивает преобразование кода у; в аналоговую форму (т. е. получение первого члена в формуле 1), а схема цифрового управляемого резистора 7 — получение произведения. — (Лх — Лх ) а, . Усилитель 9 суммирует члены — у,, — (у; г — у; ) ° Лх и — а; (Лх — Лх2). С учетом общего изменения знака на противоположный на выходе усилителя 9 имеем +i(yi + (у;+1 — у,. ) Лх+а,. (Лх — Лх )). Конечный результат получается в аналоговой форме.

Рассмотрим второй случай. а; (О и ключ 18 открыт. Линейная составляющая формулы (1), т, е. уг +(уг i — у; )

° Лх, образуется совершенно аналогично как и в случае, когда аг> О, а квадратичный член должен быть получен со знаком минус в окончательном результате, т. е. необходимо получить на выходе усилителя 9 выражение

+ уг+(у;<г — у,) Лх — и, (Лх — Лх )). Покажем, что предлагаемая схема обеспечивает это.

Поскольку ключ 18 теперь открыт, то напряжение — (Лх — Лх ) с выхода усилителя 10 посту4 пает пе только на схему цифрового управляемого резистора 7, связанного с усилителем 9, по и на вход резистора 14, также соединенного с усилителем 9 (через ключ 18 и усилитель

8). Схема цифрового управляемого резистора

7 осуществляет умножение величины напряжения — (Лх — Лх ), поданной на его вход, на код числа, записанного в регистре 3 с получением результата в аналоговой форме. Поэтому, если в регистре 3 записан прямой код величины а,, то получим — (Лх— — Лх ) ° а,, если обратный код величины а,, то — (Лх — Лх ) ° а;,бр,, где а г,бр — величина, пропорциональная. обратному коду числа, а; (без учета знака а,- ) и, наконец, когда в регистре записан код максимальной величины а;, то — (Лх — Лх ) ° aг макс °

Очевидно соотношение а г (Лх — Лх ) +аг обр (Лх — Лх ) = — ai макс (t-

Выберем величину резистора 11 таким образом, чтобы отношение сопротивлений резисторов 13 и 11 равнялось бы а; „„. Тогда, через резистор 11, ключ 18 и усилитель 8 на вход резистора 14, связанного с усилителем 9, постУпает напРЯжение at.úè(

Поскольку в регистре 3 записан обратный код величины а,. (аг (О!), то цифровой управляемый резистор 7 обеспечивает получение произведения — а; „„<, (Лх — Лх ). Усилитель

9 суммирует а; а,<с.(Лх — Лх ) и — agpitp (Лх—

Лх ). Сумма получается на его выходе с обратным знаком, т. е.

+ (ai обр. аг макс. ) (AX 4x ) °

Учитывая соотношение (2) получим (а; p< p, — а г м„,) ° (Лх — Лх ) = — а; (Лх — Лх ), а с учетом линейной составляющей у;+ (уг.г-г — у,) Лх на выходе схемы (на выходе усилителя 9) образуется у, + (у;„. г — у,-) ° Лх — а, (Лх — Лх ) .

Предмет изобретения

Интерполятор, содержащий цифровые управляемые резисторы, управляемые входы которых соединены с соответствующими регистрами, аналоговый квадратор, операционные усилители, входы первого и второго из которых соединены с выходами цифровых управляемых резисторов, ключ и триггер знака, от.гачающийся тем, что, с целью упрощения схемы, в ней выход аналогового квадратора соединен с входом третьего операционного усилителя, выход которого через последовательно соединенные резистор и ключ, управляющий вход которого соединен с триггером знака, соединен с входом первого операционного усилителя, выход первого операционного усили479123

5 теля соединен через резистор с входом второго операционного усилителя, выход третьего операционного усилителя соединен с входом первого цифрового управляемого резистора, выход первого регистра соединен с управляющим входом второго цифрового управляемого резистора, вход третьего цифрового управляемого резистора соединен с источником эталонного напряжения, входы первого и третьего регистров соединены с клеммами цифровых кодов величин ординат, вход второго регистра соединен с клеммой цифрового кода величины максимум квадрагичной составляющей на отрезке интерполяции, входы второго и четвер5 того цифровых управляемых резисторов и первый и второй входы аналового квадратора соединены с клеммами входных аналоговых сигналов устройства, выход второго операционного усилителя соединен с клеммой выхода ин-!

О терполятора

479123 (Х) t — -4!

1Аш Х) 4б(л х) Г .=х

Сосгавигель А. Наумов

Техред М. Семенов

Корректор М, Лейзерман

Редактор И. Грузова

Заказ 3103 Изд. № 1680 Тираж 679 Поди гонов

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

МОТ, Загорский цех