Устройство для получения разностной частоты из двух импульсных последовательностей

 

488346 у f onopn

2п 1

Составитель Е. Ковалева

Редактор Л. Жаворонкова Текред 3. Тараненко Корректор М. Лейзерман

Заказ 562 Изд. М 1907 Тираж 902 Подписное

Ц11ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская .наб., д. 4/5

МОТ, Загорский филиал последовательность в ви|де меандра, а также вторая последовательность импульсов малой длительности. В зависимости от временных взаимных положений импульсов опорной и второй последовательности па выходах схем со в падения 2 и 5 появляются попеременно пачки импульсов.

Временной интервал, который занимает пачка импульсов на выходе любой схемы совпадения 2 или 5, равен половине периода разНосТНоН частоты, так как меньшему количеству импульсов в пачке соответствует более высокая разностная частота. При нулевой разностной частоте сигналы выдаются только с одной из схем совпадения 2 или 5. Сигналы с выхода схем совпадения 2 или 5 поступают соответственно íà .входы суммирования и вычитания реверсивного счетчика. Если число импульсов в пачках будет превосходить число

2" — 1, где n — число разрядов реверсивного счетчика 3, то на входах переноса суммирования или вычитания будут появляться сигналы переноса, которые будут воздействовать на триггер 7. В этом случае колебания триггера 7 будут соопветствовать разностной частоте, Триггер 7 будет находиться в одном из состояний, когда число импульсов f в пачке пе будет превосходить 2" — 1 (высокая разностная частота) или когда импульсы выдаются постоянно только с одной из схем совпадения 2 или 5 (нулевая разностная частота).

Реверсивный счетчик 3 выполняет функцию ограничения разностпой частоты сверху, т. е. функцию полосового низкочастотного фильтра с прямоугольной характеристикой.

Ширина полосы такого фильтра составляет величину

Для аредот вращения переполнения счетчика 3 при сложении пли вычитании в счетчике 3 организованы две петли обратной связи, включающие два формирователя 8 и 9, на входы которых соответственно подаются сигналы переноса суммирования и вычитания, а выходной сигнал с формирователей 8 и 9 устанавливает реверсивный счетчик соответственно в положение «1» и «0» во всех разря10 дах. При отсутствии петель ооратных связей реверсивный счетчик не может работать как полосовой фильтр. Таким образом, реверсивпый счетчик, охваченный обратными связями, ограничивает полосу разностной частоты циф15 ровыми методами.

Формула изобретения

Устройство для получения разпостпой частоты из двух импульсных последовательностей, содержащее триггер с раздельными входами, два формирователя, две двухвходовые схемы совпадения, один из входов каждой подключен к выходу источника импульсной последовательности,,другие входы схем сов25 падения соединены с выходом источника опорной импульсной последовательности, причем один — непосредственно, а другой вход— через инвертор, отлича(ощееся тем, что, с целью ограничения диапазона колебаний раз30 ностной частоты,,в него дополнительно введен реверсивный счетчик с одним входом суммирования и .вычитания и,двумя информациоппымп входами и выходами, к которым подключены схемы совпадения, триггер с раз35 дельными входами и формирователи импульсов, при этом информационные входы и выходы соединены непосредственно с выходами схем совпадения .и с раздельными входами тритгера соответственно, а .информационные

4р выходы соединены с входами суммирования и вычитания через формирователи.

Устройство для получения разностной частоты из двух импульсных последовательностей Устройство для получения разностной частоты из двух импульсных последовательностей 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх