Логическая схема или-и-не

 

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ («) 474I09

Союз Советсккк

Социалистических

Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 15.05.73 (21) 1921161/26-9 с присоединением заявки— (32) Приоритет—

Опубликовано 14.06.75. Бюллетень М 22 (51) Ч. Кл. Н 03k 19;10

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 621.382:

:621.396.6 (088.8) Дата опубликования описания 15.10.75 (72) Авторы изобретения

В. Е. Мельник и С. С. Слива (71) Заявитель

Таганрогский радиотехнический институт (54) ЛОГИЧЕСКАЯ СХЕМА «ИЛИ вЂ” И вЂ” НЕ»

Изобретение может быть использовано для построен ия вычислительных машкин и дискретных устройств авто мат;еки.

Известна логическая схема «ИЛИ вЂ” И—

НЕ», содержащая туннельно-транзисторный триггер, дополнительный триггер на туннельном диоде и резисторе, диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатой диодной схемы «ИЛИ вЂ” И», а другой вывод через, разделительный диод подключен к источнику си нх роттизирующих импульсов.

С целью повьошен ия быстродействия, надежности работы и экономич ности в предлагаемую логическую схему «ИЛИ вЂ” И вЂ” НЕ» дополнительно введен второй диод с накоплением заряда, причем выход двухступенчатой диодной схемы «ИЛИ вЂ” И» подключен ко входу туннельно-транзисторного триггера через туннельный диод дополнительного триггера, а второй диод с накоплением заряда подключен одноименным полюсом к общей точке пе1хвого диода с накоплен иехт заряда и разделительного диода, а вторым полюсом— к общей шине.

На фиг. 1 показана схема «ИЛИ вЂ” И вЂ” НЕ»

PINO; на фиг. 2 показана диодная схема, которая подключается на вход основной схемы

«ИЛИ вЂ” И вЂ” НЕ» для расширения ее логических возможностей.

Входные диоды 1, резистор 2 и источник — Е, образуют схему сборки единичных (положительных) сигналов, которые поступают на входы 8, 4, 5 схемы. Пр и подключении на

5 вход б расширителя диод 7 схемы PINO и диод 8 (фиг. 2) расширителя образуют схему

ccIBIIBäåíHÿ для положительных сигналов.

Диод 9 с накаплением заряда, резистор 10, обеспечивающий ток прямого смещения ДНЗ, и раздел ительный диод 11, через который подаются отрицательные импульсы установки, образуют дподный усилитель тока.

Триггер на туннельном диоде 12 и рези15 сторе 18, а также диод 14 с накоплением заряда служат для повышения помехозащищенности надежности работы схемы.

Резисторы 15 и 16, тупнельный диод 17 и транзи тор 18 составляют бистабпльный тун20,нельно-транзисторный триггер логической схемы.

Резистор 19 н транзистор 20 обеспечивают сброс этого триггера в «нуль». Выход 21 туннельно-транзисторного триггера является выходом логической схемы.

На фиг. 2 приведена схема диодного ра— ши рителя, построенного на диодах 22, 8, рсзисторе 28. На выходы 24, 25 и 26 подаются входные сигналы, выход 27 подключается ко входу 4 схемы PINO

474109

3Ql =ЯО+Я О= 1 (пр.

Схема «ИЛИ вЂ” И вЂ” HE» PI Î работает следующим образом.

Входные сигналы со схем Р1ХО поступают на входы 8 — 5 и принимают два уровня: нулевой и единичный.

В полутакте сброса в «нуль» управляющих (. редыдущих) схем примерно в течение четверти такта через диод 9 п ротекает прямой ток I np который производит накопление заряда в базе диода 9. Если в следующем полутакте на вход схемы поступает единичный сигнал, запрещающий накопление заряда, то имеющийся заряд в базе, диода 9 оказывается лишним и в течение этого полутакта должен быть раососан. Ооратное смещение, а соответстве11но и рассасывающий ток для диода

9 ооеспечивает триггер туннельного диода 12, находящийся в этом полута кте в высоковольтном состоя,ни и. Ток смещения туннельного диод а 12 и рассасывающий ток диода 9 задаются резистором 18. Ток, задаваемый резистором 10, в этом полутакте протекает через диод 14, производя накопление заряда неравновесных носителей в его базе. Поступающий в кон|це этого полутакта через диод ll отрицательный импульс вызывает протекание большого обратного тока через диод 14.

База диода 9 к этому моменту оказывается уже очищенной от заряда помехи, при этом появление отрицательного импульса в точке

А госле заиирания диода 14 не вызывает проте кания тока через диод 9 на туннельном диоде 17. Такое двойное рассасывание заряда помех и в базе диода 9 обеспечивает высокую помехоустойчивость предлагаемой схемы инвертирования.

Накопленный в предыдущей четверти такта заряд суммируется с зарядом, накопленным в диоде 9 в следующем полутакте, если на входы схемы поступают нулевые сигналы.

Та ким образом, полезный накопленный

3 заряд равен — Я; = — J„„. Т, что увеличивает коэффициент усиления диодного усилителя и повышает экономичность схемы.

Рассмотрим работу схемы PiiUO.

В начале каждого такта па базу транзистора 20 поступает положительный импульс сброса. Эм итте!р н ый ток этого тр а нз исто р а через резистор 19 устанавливает туннельный диод 17 в низковольтное состояние.

В течение последней четверти предыдущего периода через диод 9 протекает прямой ток, который приводит к накоплению заряда Qp=

=-Т. I,ð. Если теперь в первом полутакте хоTH бы на один из входов 8 — 5 поступает един ичный (положительный) уровень, то соответс-1вующий входной диод 1 открыт, и в него переключается ток стока — F (резистор 18).

Диод 7 закрывается, что приводит к переключению триггера на туннельном диоде 12 в высоковольтное состояние, поскольку суммарный ток, проходящий через резисторы 18 и 10, выои рается ббльшим пикового тока туннельного диода 12. Появление положительно.

Зо

55 го напряжения в точке Б приводит к обратному смещению диода 9 и переключению тока истока +Е (резистор 10) в диод 14. Поскольку в базе диода 9 накоплен заряд Оо, то обратное смешение вызывает протекание через него обратного тока I; который и должен рассосать за ряд Qq в течение этого полупериода. При этом как ток, поддерживающий туннельный диод 12 в высоковольтном состоянии, так и обратный рассеивающий ток диода 9 I, обеспечивается токовым истоком

+ Е, (резистор 18).

Таким образом, к концу первого полутакта (наличие входного сивнала) заряд Я в базе диода 9 практически .полностью рассасывается, а в базе, диода 14 нака.-ливается заряд

Т

Qo= — . .р.

Поступающ1ий в начале второго полутакта через диод 11 отрицательный импульс вызывает протекание через диод 14 большого обратного тока. Этот процесс также обеспечивает более полное очищение базы диода 9 от заряда, если все-таки оказывается, что к концу первого полутакта в базе диода 9 остается некоторая часть заряда Qq.

В результате появившийся после запирания диода 14 отрицательный импульс в точке

А не вызывает протекание тока через диод 9 на туннельно-транзисторный триггер, который остается в нулевом состоянии.

Поскольку во втором полутакте единичный сигнал исчезает (предыдущие схемы установлены в «нуль»), то все входные диоды оказываются закрытыми, и отрицательный ток стока — Е, (резистор 2), переключаясь в диод 7, устанавливает триггер на туннельном диоде

12 в низковольтное состояние. В результате этого после окончания отрицательного импульса, подаваемого в точку А, в последней четверти первого такта через диод 9 протекает ток прямого смещения, который к концу первого такта обеспечивает накопление заряда Я . Но поскольку во втором такте на вход схемы поступает нулевой сигнал, и, следовательно, ток стока — Е, (резистор 2) через диод

7 удерживает туннельный диод 12 в низковольтном состоянии, то ток 1„р протекает через диод 9 в течение первой половины второго такта, что обеспечивает накопление заряда неравновесных наносителей в базе диода

9, равного

Ток, проходящий через диод 14, отсутствует и заряд в его базе не накапливается. Это достигается обеспечением небольшого отрицательного потенциала в точке Б (порядка 0,2— — 0,3) с регулировкой тока стока — Е, (резисто р 2) . Поступающий в:начале второго полутакта через диод 11 отрицательный импульс установки, рассасывая заряд Яь вызывает протекание большого обратного тока че474109

Фиг. 2

Составитель И. Разяпова

Техред Т. Миронова

Корре-.тор и. Синкина

Ре-.ак"- . Т. Янова

3 а к аз ",49 i l i 81 Изд. № 1529 Тираж 902

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Под.шсное

Тип. Харьк. фил. пред. «Патент» рсз диод 9 и туннельный дио.. 12 нз туггельпом диоде 17, в результате чего последний переключается в ед|иничное состояние. В этом состоянии туннельно-транзистор н ы и триггер находится в течение второй половины второго такта и в «нуль» возвращается очередным импульсом сброса в начале третьего такта.

В третьем такте на вход поступает сигнал, и схема работает так же, как,и в первом такте, т. е. ток 1,р протекает не через диод 9, а через диод 14, импульс установки не проходит на туннельный диод 17, который остается в нулевом состояоии.

Пиковый ток туннельного диода 12 равен или меньше I,ð.,Âåëè÷èíà тока, задаваемого резистором 18, должна составлять примерно

0,5 I,р, Величина тока, задаваемая резистором 2, ограничена в основном снизу, т. е. она должна быть не меньше I,ð. Избыточный отрицательный ток, который возникает при подключении диодных расширителей на вход 6, протекает через туннельный диод 12, имеющий малое согротивление при обратном омещенн:t.

Предмет изобретения

Логическая с: ".ìà «ИЛИ вЂ” И вЂ” HE», содержащая туннельно-транзисторный триггер, дополнительный триггер на туннельном диоде и резисторе, диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатой диодной схемы «ИЛИ вЂ” И», а другой вывод через разделительный диод подключен к источнику синхронизирующих импульсов, отличающаяся тем, что, с целью повыше|ния быстродействия, надежности работы и эконо15 мичности в нее дополн|птечьно введен второй диод с накоплением заряда, причем выход двухступенчатой диодной схемы «ИЛИ вЂ” И» подключен ко входу туннельно-транзисторного триггера через туннельный диод дополнительного триггера, а второй диод с накоплением заряда подключен одноименным полюсом к общей точке первого диода с накоплением заряда и разделительного диода, а вторым полюсом — к общей шипе.