Запоминающее устройство

 

ттлзт

ИЛТРч;; IJ.

&блиотеяд мод ,Ф

О П И С А Н И Е 1111 494769

ИЗОБРЕТЕНИЯ

Союв Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 25.07.74 (21) 2046694/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 05.12.75, Бюллетень ¹ 45

Дата опубликования описания 10.03.76 (51) М. Кл. G 11с 27/00

Государственный комитет

Совета Министров СССР пв аслам изобретений и открытий (53) УДК 681.327(088.8) (72) Автор изобретения

В. В. Мя си и ко в

Московский ордена Ленина авиационный институт им. Серго Орджоникидзе (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно ЗУ, содержащее инвертирующий блок выборки и памяти, состоящий из входного операционного усилителя, соединенного через ключевую схему с запоминающим конденсатором и входом выходного усилителя, выходную и входную шину, подключенную ко входу входного операционного усилителя, и элементы связи.

Принцип действия известного устройства заключается в том, что в течение интервала выборки при замкнутом аналоговом ключе выходное напряжение устройства устанавливается пропорциональным величине входного сигнала, а после окончания импульса управления при разомкнутом аналоговом ключе выходное напряжение устройства сохраняется равным вы бранному.

Известное устройство позволяет зафиксировать напряжение, пропорциональное величине входного сигнала. Однако в ряде конкретных контрольно-измерительных систем большее значение имеет не абсолютная величина сигнала, а скорость его изменения, В этом случае при дальнейшей обработке сигнала, пропорционального скорости изменения входного сигнала, для исключения динамической ошибки сигнал, пропорциональный скорости изменения, необходимо квантовать во времени.

Предложенное устройство отличается от известного тем, что оно содержит неинвертирующий блок выборки и памяти, вход которого соединен с входной шиной устройства, и суммирующий блок выборки и памяти, выход которого подключен к выходной шине устройст5 ва, а вход через элементы связи — к выходам инвертирующего и неинвертирующего блоков выборки и памяти.

Это позволяет расширить область применения устройства, т. е. получить на его выходе

10 сигнал, пропорциональный скорости изменения входного напряжения, и зафиксировать его в дискретные моменгы времени.

На фиг. 1 изображена блок-схема ЗУ; на

15 фиг. 2 — временные диаграммы, поясняющие работу устройства.

Устройство содержит неинвертирующий 1, инвертирующий 2 и суммирующий 3 блоки выборки и памяти. Блок 1 состоит из входного

20 операционного усилителя 4, ключевой схемы 5 с управляющим входом 6, запоминающего конденсатора 7 и выходного усилителя 8 с высоким входным сопротивлением. В состав блока 2 входят входной резистор 9, входной

25 операционный усилитель 10, резистор обратной связи 11, ключевая схема 12 с управляющим входом 13, запоминающий конденсатор

14 и выходной усилитель 15.

Элементы связи, например резисторы 16 и

30 17, служат для подключения входа входного

3 операционного усилителя, 18 блока 3 к выходам блоков 1 и 2.

Блок 3 содержит резистор обратной связи

19, ключевую схему 20 с управляющим входом 21, запоминающий конденсатор 22 и выходной усилитель 23.

Входы блоков 1 и 2 подключены к входной шине 24, а выход блока 3 — к выходной шине

25 устройства.

Устройство работает следующим образом.

На входы 6, 13 и 21 подаются импульсные последовательности 26 — 28, сдвинутые одна относительно другой на четверть периода (см. фиг, 2). При этом высокому потенциалу импульсов управления соответствует замкнутое состояние ключевых схем 5, 12 и 20, При замкнутых схемах 5, 12 и 20 происходит выборка входного напряжения 29. Для показан-ой организации управления инвертирующий неинвертирующий блоки выборки и памяти, и 1 производят фиксацию входного напряжения в двух последовательных моментах времени, а так как импульсы управления сдвинуты на четверть периода, то имеется интервал времени, в течение которого на выходах как инвертирующего 2 так и неинвертирующего 1 блоков имеется постоянное напряжение, Если в течение этого интервала времени произвести выборку в суммирующий блок 3, то на его выходе в режиме хранения получим сигнал, пропорциональный разности входного сигнала в двух последующих моментах времени. Этот сигнал в течение трех четвертей периода опроса зафиксирован на выходе суммирующего блока 3.

Если перед интервалом выборки в суммирующий блок 3 производится выборка в инвертирующий блок 2, а со сдвигом на четверть периода — в неинвертирующий блок 1, то на выходе суммирующего блока 3 фиксируется инвертированный сигнал приращения (на диаграмме выходного напряжения сигнал в этом случае показан сплошной линией 30).

494769

При необходимости получения прямого сигнала приращений импульсы управления инвертирующим и неинвертирующим блоками 2 и 1 следует поменять местами (неинвертирован5 ный сигнал приращений показан на диаграмме выходного напряжения пунктирной линией

31).

Описанное устройство позволяет просто получить масштабирование сигнала прираще10 ний. Для этого необходимо при равенстве величин резисторов 9 и 11, 16 и 17 изменять величину резистора обратной связи 19.

Блоки 1 — 3 устройства охвачены сильной отрицательной обратной связью, определяемой

15 значительным коэффициентом усиления операционных усилителей, используемых в каждом из них, следовательно, при выборе точных и термостабильных резисторов 9, 11, 16 и 17 устройство обеспечивает . высокую точность

20 фиксации приращений сигнала, достаточную для последующего квантования по уровню восьми - десятиразрядным преобразователе. напряжения в код.

Предмет изобретения

Запоминающее устройство, содержащее инвертирующий блок выборки и памяти, состоящий из входного операционного усилителя, 30 соединенного через ключевую схему с запоминающим конденсатором и входом выходного усилителя, выходную и входную шину, подключенную ко входу входного операционного усилителя, и элементы связи, отличающее35 с я тем, что, с целью расширения области применения устройства, оно содержит неинвертирующий блок выборки и памяти, вход которого соединен с входной шиной устройства, и суммирующий блок выборки и памяти, 40 выход которого подключен к выходной шине устройства, а вход через элементы связи — к выходам инвертирующего и неинвертирующего блоков выборки и памяти.