Логический элемент и-или/и-или-не

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВМДЕТЕДЬСТВУ (ii) 501482

Союз Советских

Социалистических

Ресвублин (61) Дополнительное к авт. свид-ву (22) Заявлено 17.12.73 (21) 1977224/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 30.01.76. Бюллетень № 4

Дата опубликования описания 15.07.7б (51) М. Кл.- Н ОЗК 19/02

Государственный комитет

Совета Мииистрсв СССР (53) УД1 621,374(088.8) ло делам изобретений и открытий (72) Лвторы изобретения

Ю. К. Кушнер, В. Г. Немудров и Г. Г. Казенков (71) Заявитель (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ «И — ИЛИ/И вЂ” ИЛИ вЂ” НЕ»

Изобретение относится к импульсной технике.

Известен логический элемент «И — ИЛИ/И—

ИЛИ вЂ” НЕ», содержащий переключатели тока, которые образуют две логические ступени, 5 причем инверсные выходы переключателей тока первой ступени подключены к базам входных транзисторов переключателя тока второй ступени.

Цель изобретения — уменьшение величины 10 управляющего сигнала и получение возможности управлять величиной запаса помехоусстойчивости.

Для этого в предлагаемом логическом элементе прямые выходы переключателей тока И первой ступени подключены к базе опорного транзистора переключателя тока второй ступени, а коллекторные резисторы и базы опорных транзисторов переключателей тока первой ступени подключены через дополнитель- 20 ный резистор к шине питания.

На чертеже приведена схема предлагаемого логического элемента.

Первая логическая ступень «И» состоит из

m дифференциальных усилителей на и входов (транзисторы 1» — 1„, 1< i m). Базовые входы опорных транзисторов 1<;пт — 1,+и дифференциальных усилителей подключены к общему резистору 2, объединяющему коллекторные цепи транзисторов, что устраняет необ- 30 ходимость использования специального опорного источника. При этом меняется величина логического перепада напряжения, и опорное напряжение всегда устанавливается в середине между его уровнями.

При количестве входов n)2, чтобы выравнять запасы помехоустойчивости по уровням

«О» и «1», опорное напряжение можно сместить в положительную сторону.

Вторая логическая ступень «ИЛИ» состоит из переключателя тока (ПТ) на m входов.

Рассматривая изменение направления тока в эмиттерной точке ПТ в зависимости от кодов, поступающих на входы логического элемента, можно заметить, что со стороны входных транзисторов 3> — 3 ПТ выполняется логическая функция (A»+...+А„ ) (А „,+...+А„,), со стороны опорного транзистора (А„ ;... А +...+(A> Q...QA„»). Таким образом, осуществляется парафазное управление схемой ПТ, что равносильно обычному однофазному управлению, но с удвоенной величиной логического сигнала.

Устройство работает следующим образом.

В исходном состоянии на все входы ПТ первой ступени поданы сигналы логического

«О». При этом их входные транзисторы открыты, и на инверсных выходах образуются отрицательные напряжения, опорные транзисторы закрыты, и на прямом объединенном

5Î1482

Формула изобретения

Г T

Г т Г !

Т Т ! !

1 Л

Составитель Н. Дубровский

Техред Е. Подурушина

Корректор О. Тгорина

Редактор E. Караулова

Заказ 1504/3 Изд. № 1168 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4j5

Типография, пр. Сапунова, 2 выходе образуется положительное напряжение. На резисторе 2 образуется напряжение от суммарного тока, протекающего через все входные транзисторы. Входные транзисторы

ПТ второй ступени заперты, и на выходе 1 по- 5 ложительное напряжение; опорный транзистор

3 +> открыт, на выходе 2 отрицательное напряжение.

При подаче «1» на входы транзисторов

1ы — 1„1 они закрываются, транзистор 1 „+01 10 открывается, на резисторе 4 образуется положительное напряжение, на резисторе 5 отрицательное напряжение. Напряжение на резисторе 2 практически не меняется, так как 1 oK через резистор б при переключении трап- 15 зисторов почти не меняется. Транзистор 3> открывается, и на выходе 1 появляется отрицательное напряжение, транзистор 3„„„+> закрывается, и на выходе 2 появляется положительное напряжение. Рассматривая ступени в 20 зависимости от кодов, поступающих на входы логического элемента, можно заметить, что со стороны входных транзисторов 31 — 3„, выполняется логическая функция (A»+...+А, ) (Л1 +...+A,»), со стороны опорного транзистора — (Аы)<"-0(А ) +...+ (A>mX...XAnm) .

Таким образом, осуществляют парафазное управление ПТ второй ступени, что равносильно обычному однофазному управлению, но с удвоенной величиной логического сигнала. Используя данное свойство и введение отрицательной обратной связи в первую ступень, можно выбрать величину логического сигнала

150 — 170 мв, что позволяет почти на порядок уменьшить потребляемую мощность (за счет уменьшения потребляемого тока и напряжения питания). Помехоустойчивость логическо-го элемента при этом составляет 307о.

Логический элемент «И — ИЛИ/И вЂ” ИЛИ—

НЕ», содержащий переключатели тока, которые образуют две логические ступени, причем инверсные выходы переключателей тока первой ступени подключены к базам входных транзисторов переключателя тока второй ступени, отличающийся тем, что, с целью уменьшения величины управляющего сигнала и получения возможности управлять величиной запаса помехоустойчивости, прямые выходы переключателей тока первой ступени подключены к базе опорного транзистора переключателя тока второй ступени, а коллекторные резисторы и базы опорных транзисторов переключателей тока первой ступени подключены через дополнительный резистор к шине питания

Логический элемент и-или/и-или-не Логический элемент и-или/и-или-не 

 

Похожие патенты:

Изобретение относится к автоматике, вычислительной технике и может использоваться в системах управления, а также при автоматической обработке текстовой и языковой информации

Изобретение относится к электротехнике и предназначено для использования в логических устройствах на биполярных и комплементарных МДП-транзисторах, его целью является повышение быстродействия преобразователя уровня ЭСЛ-КМОП, которое достигается введением в устройство первого и второго элементов смещения 19, 20 и изменением связей компонентов, позволившим реализовать в устройстве метод форсированного управления активными p- и n-канальными МДП-транзисторами 13 - 116, при котором воздействие на транзисторы осуществляется одновременно по выходам истока и затвора
Наверх