Преобразователь двоичного кода в десятичный
i1 1) 5042()0
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 27.06.73 (21) 1940450/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано,25.02.76,Бюллетень № 7 (45) Дата опубликования описания 20.04.76 (51) М. Кл.
606 F 5!02
Государстеенный комитет
Сооета Ииниотроа СССР по делам изооретений н открытий (53) УДК
681. 32 5. 6 3 (088.e}o
В. А. Вишняков и A. Т. Пешков (72) Авторы изобретения
Минский радиотехнический институт (71) Заявитель (54) ПРЕОБРАЗОВАТЕ)1Ь ДВОИЧНОГО КОДА И ДЕСЯТИЧНЫЙ
Изобретение касается вычислительной техники, где оно может использоваться в качестве одного из узлов устройств обработки и вывода данных.
Известен преобразователь двоичного ко- 5 да в десятичный, содержащий тетраду, каждый разряд которой содержит триггер, вхо,ды которого соединены соответственно с двумя элементами задержки, входы которых ,в первом разряде соединены с выходами 10
1двух соответствующих вентилей, первые входы которых объединены и подключены к шине сдвига, а вторые входы подключены к двум входным шинам, причем в первом, втором и третьем разрядах единичный выход И ,триггера через соответствующие первый ! элемент И и первый элемент HjJH подключены ко входу первого элемента задержки, :,выход которого подключен к единичному
,входу триггера последующего разряда, ну- 20 левые выходы триггера каждого из укаэан:ных разрядов через второй элемент И и втоой элемент ИЛИ подключены ко входу второго клементе ееаержкн. еыкоа которого подключен к нулевому входу триггера пос- 5 ртедующего разряда, другие входы первых и вторых элементсв И соединены между собой.
Однако для этого преобразователя харак,терно низкое быстродействие.
Целью изобретения является повышение быстродействия преобразователя.
Для этого предложенный преобразова;"гель содержит семь дополнительных элементов И, элемент ИЛИ и инвертор, причем первый вход первого дополнительного элемента И подключен к единичному выходу триггера первого разряда, второй вхедк единичному выходу триггера третьего разряда, выход первого дополнительного эле.мента И подключен к первому входу допол нительного элемента ИЛИ, ко второму входу которого подключен выход тоиггеэа чет-. ,вертого разряда, а к третьему входу - » :,которого соединены с единичными выходами триггеров второго и третьего разрядов, вы сод дополнительного элементе ИЛИ через ртнвертор нодключен к первому входу третьего дополнительного элемента И, ко втоltd, 504200 ф В исходном состоянии все триггеры тетради находятся в нулевом состоянии. В процессе преобразования на триггер первого разряда 1 тетрады единиц поступают парафазным кодом последовательно во времени двоичные разряды преобразуемого числа, начиная со старшего разряда. Поступление по сигналу на шину сдвига 35 очередного двоичного разряда на вход тетрады в зависимости от ее содержащего вызывает сдвиг кода тетрады в сторону старших разрядов или установку в тетраде определенного кода с выработкой переноса, поступающего парафазным кодом на вход соседней старшей тетрады. Сигнал переноса П вырабатывается в соответствии со следующим логическим выражонием: П=ачаачаа рому входу которого подключена шина сдвига, а его выход соединен с первыми и вторыми элементами Ипервого,,второго и третьего разрядов, шина сдвига подключена к первым входам четвертого,;пятого и седьмого дополнительных элементов И, ко второму и третьему взводам четвертого дополнительного элемента И подключены единичный выход триггера первого разряда и выход второго дополнительного элемента 10 И, а выход четвертого дополнительного элемента И соединен со вторым входом второго элемента ИЛИ первого разряда, ко второму и третьему входам пятого дополнительного элеменга И подключены ну- 1б левой выход триггера первого разряда и единичный выход триггера четвертого разряда, а выход пятого дополнительного элемента И подключен ко вторым входам первого элемента. ИЛИ первого и второго раз- 20 рядов и ко второму входу второго элемента ИЛИ третьего разряда, ко второму и третьему входам шестого дополнительного элемента И подключены выход второго дополнительного элемента И и нулевой выход М триггера первого разряда, выход шестого дополнительного элемента И подключен ко второму входу второго элемента ИЛИ второго разряда, ко второму и третьему входу седьмого дополнительного элемента И йодключены выходы первого дополнительного элемента И и нулевой выход триггера второго разряда, а выход седьмого дополнительного элемента И подключен к третьему входу второго элемента ИЛИ второго разряда. На чертеже показана одна тетрада предложенного преобразователя. На чертеже приняты следующие обозначерия 1-4 -триггеры первого, второго, третьего и четвер- ф) того разрядов тетрады, 5-8 - первые элементы задержки первого, второго, третьего и четвертого разрядов тетрады, 9-12 -.: вторые элементы задержки первого, второго, третьего и четвертого разрядов теч р рады, 13-15 - первые элементы И первого второго и третьего разрядов, 16-18вторые элементы И первого, второго и третьего разрядов, 19-20 - первые элементы ИЛИ первого и второго разрядов, 60 21-23 - вторые элементы ИЛИ первого, второго и третьего разрядов, 24-25 - вен тили (элементы И), 26-32 - первый, второй, третий, четвертый, пятый. шестой и седьмой дополнительные элементы И, 33 35 дополнительный элемент ИЛИ, 34 - инвертор и 35 — шина сдвига. где а .. a, a, а — значения в разря1 2 3 4 дах тетрады на момент поступления сигнала по шине сдвига. Появление сигнала на выходе элемента ИЛИ 33 обеспечивает через элементы 34 и 28 блокировку поступления сигнала с шины сдвига разряды тетрады. Если в тетраде а Л à A a 1, через элементы 27, 29, 1 2 2l и 10 обеспечивается перевод триггера 2 в нулевое состояние, если же а A a A a 1 2 1, по цепи из элементов 27, 31, 22, 11 осуществляется установка нулевого значения в триггере 3. Если в тетраде а A à A ha =1, по цепи из элементов 26, 32,. 22, ll устанавливается нулевое значение в триггере 3, если а л а 1, по цепи из эле1 ментов 23, 12 устанавливается нулевое значение в триггере 4, а в триггерах 2 и 3 по сигналу с выхода элемента 27 по цепям из элементов 19,6 -и 20,7 — "1". Таким образом. по поступлении сигнала сдвига в тетраде будет обеспечен сдвиг, если в ней был код, не превышающий 4. Если и тетраде на момент сдвига имеется один из кодов 0101, 0110, 0111. 1000, 1001. сдвиг запрещается, а в трех старыих разрядах тетрады будет установлен один из кодов 000, 001 ° 010 011 100 соответственно. В младшем разряде тетрады всегда устанавливается значение, поступившее на ее вход. В таблице .приведена последовательность значений в тетрадах преобразователя при переводе в десятичный двоичный код. 504200 Формула изобретения Преобразователь двоичного кода в деся- 25 тичный, содержащий тетраду, каждый разряд которой содержит триггер, входы которого соединены соответственно с двумя элементами задержки, входы которых в первом разряде соединены с выходами двух 30 соответствующих вентилей, первые входы которых объединены и подключены к шине сдвига, а вторые входы подключены к двум входным шинам, причем в первом, втором и третьем разрядах единичный выход триг- 35 гера через соответствующие первый элемент И и первый элемент HJIH подключен ко входу первого элемента задержки, вы ход которого подключен к единичному входу триггера последующего разряда, нуле- 40 вые выходы триггера каждого из указан;ных разрядов через второй элемент И и второй элемент HJ1H подключены ко входу ,второго элемента задержки, выход которого подключен к нулевому входу триггера 45 последующего разряда, другие входы первых и вторых элементов И соединены междусобой, отличающийся тем, ;что, с целью увеличения быстродействия, ;он содержит семь дополнительных элемен- 40 ;тов И, элемент HJ1H и инвертор, причем первый вход первого дополнительного эле мента И подключен к единичному выходу триггера первого разряда, второй входк единичному выходу триггера третьего N разряде, выход первого дополнительного элемента И подключен к первому входу дополнительного элемента ИЛИ, ко второму входу которого подключен выход триг гера четвертого разряда, а к третьему вхо- © ду — BbIxog второго дополнительного элемента И, входы которого соединены с едн ничными выходами триггеров второго и третьего разрядов, выход дополнительного ! элемента ИЛИ через ннвертор подключен к первому входу третьего дополнительного элемента И, ко второму входу второго < подключена шина сдвиге, а его выход сое-! динен с первыми и вторыми элементами Í первого, второго и третьего разрядов, шина сдвига подключена к первым входам четвертого, пятого, шестого и седьмого дополнительных элементов Н, ко второму и третьему входам четвертого дополнитель ного элемента H подключены единичный, выход триггера первого разряда и выход 1 второго дополнительного элемента И, а выход четвертого дополнительного элемента ! ; И соединен со вторым входом второго эл, мента ИЛИ первого разряда, ко второму и третьему входам пятого дополнительного элемента И подключены нулевой выход три ггера первого разряда и единичный выход триггера четвертого разряда, а выход пято го дополнительного элсмента И подключен ко вторым входам первого элемента ИЛИ первого и второго разрядов и ко второму входу второго элемента ИЛИ третьего разряда, ко второму и третьему входам кесто го дополнительного элемента И подключены выход второго дополнительного элемента И и нулевой выход триггера первого разряда, выход шестого дополнительного элемента И подключен ко второму входу второго элемента ИЛИ второго разряда, ко второму и третьему входу седьмого дополнительнс го элемента И подключены выходы первого дополнительного элемента И и нулевой выход 7 тря гера второго разряда, а выход седьмо"и дополнительного элемента И подключен к третьему входу второ-о элемента ИЛИ второго разряда. Составитель A. Шкатулла Редактор E. Кравцова, Техред М. Лнкович Корректор И. Бугакова, Заказ 3.7 2, Тираж 864 Подписное БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113635, Москва, Ж 35, Раушская наб., д. 4/6 Филиал ППП Патент", г, Ужгород, ул. Гагарина, LO3.
