Мультиплексный канал

 

Союз Советских

Социалистических

Республик (11) 617022

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 18.07.73 (21) 1 9451 03/18-24 с присоединением заявки №(23) Приоритет(43) Опубликовано 05.06.76,Бюллетень №21 (45) Дата опубликования описания16.09.76 (51} М. Кл. Q06F 9/18

Государственный комитет

Совета Мнннстров СССР оо делам нзооретеннй и открытий (53) УДК 681.326.3 (088.8) (т2} Авторы P. М. Аверьянова, Г, Г. Исаева, В. П. Качков, Н. А. Мальцев, изобРЕтениЯ Л, A. Сенчук;;и О, Н, Яловега (71) Заявитель (54): МУЛЬТИПЛЕКСНЫЙ КАНАЛ

Дегное изобретение относится к вычислительной технике, в частности к организации струйтур мультиплексных каналов микропрограммных вычислительных мацяин.

Известны мультиплексные каналы, содер» жашие блок управления каиала, входной ч выходной информационные регистры, вход" ой и выходной регистры управления интер рей<.,ом, блок сборки регистров и блок койтроля, at.:ãè канала. 16

Пель изобретения - повышение быстро-. дейс;-твин устройства.

Г(редла аемый мультиплексный канал до- . ." олккте а=но содержит блок. коммутации и блок устал явок, первый и второй входы ко; р

";.:-рог;;. ссуд.цтены соответственно с выходом

:"::ока „; †.равнения и выходного регистра уп рэвленип тштерфейсом, один из входов которого подь. счен к выходу блока устано;.-ок„:е .ю: его вход соедичен с соответст к р

„"óâïÿì,ëòðaâëæîùèì входом устройства. тетве.-алый вход блока установок и первый вход бло. " коммутации подключены ко входу управ;;:.:.шей информации, второй и третий входы блока коммутации соединены с соотг о

2 ветствуютцими выходами блока управления канала и выходом входного информацнонного регистра соответственно, четвертый и пятый вхоцы блока коммутации подключены . к, адресному и информационному входам устройства соответственно, первый и вторсф ) выходы блока коммутации соединены со вхбдом выходного иьформационного регион ра и с информационным выходом устройст ва соответственно.

Это позволяет повьижть быстродействие канала благодаря использованию отдельноге информационного потока для передачи даннйх, ускорению коммутации информационных шин и возможности частичного совмешения ра1 боты других устройств вычислительной мр4 шины во время выполнения циклов переда- чи данных через мультиплексный канал.

На фиг. 1 представлена структурная схема мультт".ленского канала; на фиг, 2схема блока коммутации; на фиг. 3 - схема блока установок.

Устройство состоит из мультиплеконого канала 1 и процессора 2.

5I 7002 3

Мультиплексный канал содержит блок управления 3, вхоцной информационный регистр 4, выходной информационный регистр

5, вхоцной регистр управления интерфейсом

6, выходной регистр pBwleliHQ интерфей.- б сом 7, блок сборки регистров 8, блок конт роля работы канала 9, блок коммутации 10, блок установок 11.

В состав процессора входят оперативная память 12, блок микрощюграммного управ- >О ления 13, арифметическоэлогическое усч ройство 14, блок регистров 1 5.

Блок коммутации соцержит схему коммутации выходных информационных шин прс цессора 16, схему коммутации вхоцных дб информационных шин 17.

В схему коммутации 16 (фиг. 2) sxo,цят схемы И 18-20, схема "ИЛИ 21.

Схема коммутации 17 состоит иэ схемы "НЕ" 22 и схем И 23, 24. 2Î

Схема блока установок (фиг. 3) состоит иэ выходного регистра управления интерфейсом 7 и блока установок 11. Первая иэ низ содержит триггер приема передачи

25, триггер останова ввоца-вывоца 26, И триггер зацепления по данным 27, схему

"ИЛИ 28, схему ИЛИ" 29. В состав второй входят схема установки триггера 30, схема установки триггера 31, схема установки триггера 32, состоящая нз схем "И ЗО

33 и 34 и схемы "НЕ" 3,5, а также схема "HE" 36.

Мультиплексный канал 1 предназначен для подключения к процессору 2 микропрограммной вычислительной машины сравнительно медленнодействуюших устройств ввода-вывода и управления передачей информации между ними и процессором.

Работает мультиплексный канал следующим образом. 40

Операция ввода-вывода в канале начинается по определенной KOMGHöå, которая задает адрес канала и устройства ввода-вывода и при помощи управляющих слов указывает код команды, начальный адрес дан- 46 ных, количество передаваемых по этой команде байтов данных, управляющие признаки и ключ защиты памяти.

Канал формирует управляющее слово для.каждой операции ввода-вывода и хра-,66 иит его в специальной области оперативной памяти 12, называемой мультиплексной памятью.

Управляющая информация передается между процессором 2 и мультиплексным каналом 1 через арифметическоэлогическое устройство 14, его выходные информа ционные шины 37, блок коммутации 10, а также через блок сборки регистров 8 и входные информационные шины 38 устройс Ь Е©

4 ва 14. При этом указанный в микрокоманде признак регистра, в который необходимо принять или из которого необходимо передать информацию, перецается из блока микропрограммного управления 13 через выходные управляющие шины 39 процессора в блок управления канала 3, который подключает ..:ааанный в микрокоманде регистр к блоку сборки регистров 8 или выходкой информационный регистр 5 канала «. к выхоцным информационным шинам 40 арифметическо-логического устройства 1 4 через блок коммутации 10.

Получив необходимую управляющую информацию, канал 1 выполняет начальную выборку адресуемого устройства ввоца-вывода. При этом передачей адреса устройства ввода-вывода, кода команды и байта начального состояния адресуемого устро .ст ва управляют вхоцной и выходной регистры управлении интерфейсом 6 и 7 соответ ственно. Установка соответствующих триггеров в этих регистрах производится микропрограммно или аппаратными средствами. После окончания начальной выборки устройства ввода-вывоца канал сообщает процессору о результатах попытки начать ввод-вывод (путем установки соответствующего кода результата) и, как правило, освобождает

-процессор для выполнения других команц, в том числе и команд обращения к другим устройствам. Дальнейшим выполнением операций ввода-вывода управляет мультиплексный канал 1.

При готовности устройства ввопа-вывода принять или передать первый (очередной) байт цанных мультиплексный канал перецает в процессор запрос на обслуживание, который через соответствующую вход ную управляющую шину 41 процессора пз ступает в блок микропрограммного управления 13. По этому запросу приостанавливается выполнение текущей микропрограммы после завершения очерецного цикла обращения к оперативной памяти, если процеосор не выполняет более приоритетных . микропрограмм,и выполняется определенная микропрограмма, которая.

- запоминает состояние адресных и информационных регистров процессора;

- считывает управляющее слово из соответствующего подканала мультиплексной памяти; — выполняет циклы передачи информации мехщу оперативной памятью процессора и устройством ввода-вь вода;

- моцифицирует ацрес данных и счетчик байтов на количество переданных байтов;

517022

Схема ." 7 коммутации входных информационных шкн 45 оперативной памяти, состоящая кэ схем "И" 23,.24, пццключает

: входной информационный регистр 4 канал к шинам четного ипи нечетного бай-а ! 51, 52 соответственно входных киформацкакных шкк 45 оперативной памяти ироцессора в зависимости ат состояния млаД» шего разряда адреса оперативной памяти 50lfgg)

Сигнал на передачу байта данных между оперативной памятью и каналом вырабаты . вается в блоке управления канала 3 мкк ропрограммно ро сигналам, поступающим кэ блока мккропрограл1много управления

,13 прк с .гыаанкк соответствующих, микроко". анд, Аппаратный анализ четности, адреса оперативной памяти позволяет уска

1 .рить вь бор способа коммутации информа- ционных шин, так как микропрограммное формирование сигналов управления переда чей данных межцу оперативной памятью 12 и какапом 1 совмещается со схемиым

° запоминает модифицированное управ ляюшее слово устройства в "своем под-, канапе мультиппексной памяти;

- восстанавливает состояние регистров процессора и продолжает выполнение при остановленной микропрограммы.

Цикл передачи информации повторяется столько раэ, сколько байтов данных передается межцу соответствующим устройством ввода-вывода и оперативной памятью за од» 10 но подключение его к каналу.

При; выполнении команды записи информаш передается кэ оперативной памяти

12 процессора через выхоцные информацион ные шины 42 оперативной памяти, блок ком-15 мутации 10, выходной информационный ре; гкстр 5 канала к выходные информационные шины 43 канале в устройство ввоца-вывода. Прк выполнении команды считывании информация: ерецается кэ устройства ввода- 20 вывода перез входные кнфармационные шины 14 анапа, входнбй информационный регистр 4, блок коммутации 10 и входные информационные шины 45 оперативной памя» ти - a оперативную память 1 2 процессора. 25

Прк этом передачей информации через ин.формацкэкные шккы интерфейса 43 и 44 управпяют входной к выхоцной регистры управления интерфейсом 6 к 7, которые связаны со вхоциымк к выходными управля- © юшимк шинами качапа 46 к 47 соответственно.

За правипьностью информации, передаваемой по кифармацконным шинам канала, а также за соблюдением требований к дпитепькостк послецоватепьностей скгнапов, передаваемых между каналом 1 к устройствами ввода-вывода, спецкт блок контропя рабать какала 9, котopsiA в случае об наруженкя ча информационных шинах четной @ информации кпк нарушений в паспедоватепь .настях . и-=авпяюшкх сигналов интерфейса устанавливает запрос на обслуживание, который через блок управления канала 3 и входную управляющу-ю шину 41 процессора поступает в бпек микропрограммного управц:-. -.-:. 1 (вь.попнекие операции ваоца. ывада -;р:. атом прекращается). По этому .". -:oñó оспе -авершения очередного цикпа обращения к оперативной памяти выпол- Э наст". ск цкапьная мккропро: рамма, котор=я анапкзкрует састаянке канала к передает:- : ооцесеор кнформацкю о причине прекра.деккя опарацкк BBogG-вывода.

"= :..- .-:::-, и выходные информационные

- чинь: сг.-ративнсй памяти 42 к 45 в рассматрквза -ioé вычислительной машине яв, пяютд-:,=-.ухбайтовыллк. Е;акные между какапоь.: к устройствами ввода-вывода 6О, всегда передаются по оцному байту. Поэто

I му в кажцом цик,це передачи данных произво,. дится коммутация четного (или нечетного) байта информационных шин или оператив ной памяти и входного или выходного информационных регистров каналов в блоке коммутации 10. Информационные шины ;коммутируются в зависимости от четности адреса оперативной памяти по оигналам,"

I вырабатываемым микропрограммно в блоке ! управления 3 канале. Для ускорения анацй«, за способа коммутации информационных щий

1 в рассматриваемом канале 1 . использован ., комбинированный (микропрограммно-аЬта, ратный) метод управления коммутацией информационных шин при помоши Йтока коммутации 10, пример реализации которо .

i го приведен на фиг. 2. Этот блок содержит схемы коммутации выходных и входных ин формационных шин процессора 16 и 17 со ответственно.

Схема коммутациИ выходных информаци .онных шин 16 процессора, представляющая ! собой последовательно соединенные схемы

"И" 18-20 и схему "ИЛИ" 21, подключает . выходной информационный регистр 5 кана, па к выходным информационным шинам 40

;аркфметкческо-логического устройства ,(при перецаче управляющей информации)1 ,кпк к шинам четного кпк нечеткого байта

i48, 49 соответственно выходных информа

: цконных шкн процессора и зависимости от

1 .состоянкя мпадшего разряда адреса опера тквной памяти, поступаюшего от адресного регистра блока регистров 1 5 процессоре, по шкне 50 четности адреса оператив ной цамятк (прк передаче данных).

l (1412 ( анализом четности адреса оперативной памяти. Кроме того, использование отдельного информационного потока для передачи байтов данных межцу мультиплексным каналом 1 и оперативной nAMHThlo 6

12 позволяет испольэовать арифметическологическое устройство для модификации адреса данных и счетчика байтов одновременно с передачей информации и, следовательно, повысить быстродействие канала. l6

Выполнение циклов передачи данных ускоряется также благодаря комбинированному (микропрограммноепаратному) управ« лению передачей данных месяцу каналом 1 и устройством ввода-вывода блоком устанс -i)g вок 11, пример реализации которого приведен на фиг. 3. Этот блок содержит схему 30 установки триггера 25 приемапередачи регистра 7, схему 31 установки триггера 28 останова ввода-вывода регист- 20 ра 7 и схему 32 установки триггера зацепления 45 по данным регистра 7.

В кажцом цикле передачи данных при готовности канала принять или передать очередной байт данных (в ответ на требова- 26 ние устройства ввода-вывода) триггер 25 приема-передачи в выходном регистре управления интерфейсом 7 устанавливается в единичное состояние через схему установки, 30 и схему ИЛИ 28 при цомоши блока 36 управления канала 3, „в.зависимости от состояния счетчика байтов для данной операции. Триггер приема-передачи 25 устанавливается в единичное состояние в том случае, если счетчик байтов не равен нулк 8$ (т. е если нет сигнала на шине 53 нулевого счетчика байтов и на выходе схемы НЕ"

36 установлен разрешающий для установки триггер 25 сигнал Счетчик не равен нулю"). После ответа устройства ввода-выво- 46 да об окончании приема-передачи байта данных триггер 25 переводится в нулевое состояние (цепи установки триггеров регистра 7 в нулевое состояние на фиг. 3 не показаны), 45 циклы передачи данных повторяк тся.до тех пор, пока устройство ввода-вывода не закончит выполнение операции ввода»вывода или пока содержимое счетчика байтов для текущей операции ввода-вывода не 50 станет равным нулю. В последнем случае в ответ на готовность устройства вводавывода принять или передать очередной байт данных канал 1 устанавливает в единичное состояние триггер останова вводавывода 28 через схему установки 31 и схему 4 ИЛИ 29; если не установлен и едйничное состояйие триггер зацепления по, данным 27 который на время выполнения циклов передачи данных отражает состояние ® признака зацепления по данным, указанного цла цанной операции ввода-вывода в соотвеч ствуюшем подканале мультаплексиой памяти.

Триггер 27 устанавливается в единичное состояние (при считывании управляюшего слова, содержашего этот признак, и загруз-. ке его в регистры процессора) при помоши блока управления канала 3 и схемы

32 установки, состоящей из схем "И 33, 34 и схемь! HE 35. Триггер 27 устанав ливаетса в единичное состояние через схему "И 33 по единичному состоанию признака зацепления по данным в управляющем слове устройства, поступающем в канал по одной из выхоцных информационных шин

40 арифметически-логического устройства, или в нулевое состояние через схему "И

34, если этот признак не установлен.

По единичному состоянию триггера останова ввода-вывода 26 устройство вводавывода прекращает формирование запросов на передачу данных и передает в канал специальный байт информации, отражающий состояние устройства в момент останова операции ввоца-вывода, Триггер 26 переводится в нулевое состояние после того, как устройство ввода-вывода сообшает каналу о выполнении команцы Остановить операцию вводавывода .

Для становки триггеров 25 и 26 в единичное состояние испольэуютса специальные разряды микрокомаиц, что позволяет параллельно с управлением перецачеф данных выполнить другие функции при помощи арифметическо-логического устройства, Формула изобретения

Мультиплексный канал, соцержаший блок управления канала, входной и выхоцной информационные регистры, входной и выхоцной регистры управлениа интерфейсом, блж сборки регистров, входы которого подключены соответственно к выходам входного и выходного регистров управления интерфейсом, к выходу входчого информационного регистра и к выхоцу блока контроля работы канала, подключенному ко входу блока управления канала, выхоц блока сборки регистров соединен с соответствующим выходом канала, входы блока контроля работы канала соединены соответственно с выходами выхоцного регистра управления интерфейсом, выходного информационного регистра, подключенными к соответствующим выходам канала, и со входами вхоцного регистра управлнниа интерфейсом, 517022

9 входного информационного регистра, поцключеннымк к соответствующим входам канала, управляюшие входы входного регистра управления интерфейсом и входного информационного регистра поцключены к соответствуюшим выходам блока управле-. ния KBHBпа р соединенного с управляюшчми входами и выхоцами канала, о т л ич a þш и йс я тем что, с цельюповышения бь.стродействия, в него введены блок коммутации и блок установок, первый и второй входи которого соедчнены соответственно с выхоцами блока управления канала и выходного регистра управления интерфейсом, один из вхоаов; которого подключен к выхоцу блока установок, треХО

,тий вход которого соец.- не ° с соответствуюшим управляюшим входом устройства, чет вертый вход блока установок и первый вхоц блока коммутации подключены ко входу упи равляюшей информации, второй и третий .входы блока коммутации соединены с ссхи

1ветствуюшими выходами блока управления

:канала и выходом входного информационного ре". истра соответственно, четвертый и пящ;тый вхоцы блока коммутации подключены к ! ! ,адресному r; информационному вхоцам устl

;ройства соответственно, первый и второй ! выходы блока коммутации соединены со

i вхоцом выхоцного информационного регистр lpe и с информационным выхопом устройст, ва соответственно.

517022 ., Фиг..7

Составитель д ромова

РедактоР.Q. Покт,щ,гк Тех Ред И . а „К оРРектоР

° арандашова Е. Рожкова заказ )9fgt Изд. И /Я Тнрак 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений ы открытий

Москва, 113035, Раушская наб., 4

Фщщал ЛЛЛ Патент, r. Ужгород, ун. Проектная, 4