Устройств индикации запятой

 

.4

ОП ИСАНКЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических а"еспублик (") 485449

{61) Дополнительное к авт, свид-ву— (22) Заявлено 01.09.72 (21) 1824037/18-24 с присоединением заявки № (23) Приоритет(43) Опубликовано25.09.75 Бюллетень № 35 (45) Дата опубликования описания 19 D276 (5!) М. Кл.

G 06 F 9/00

Государственный номнтет

Совета Мнннстроа СССР по делам нзооретеннй н открытий (2 тДК 681.326 (088.8) (72) Автор. изобретения

Г. Т.- Шахов (71) Заявитель (54) УСТРОЙСТВО ИНДИКАЦИИ ЗАПЯТОЙ

Изобретение относится к электронной вычислительной технике и может быть применено для индикации результата вычислений, например, в электронных клавишных вычислительных машинах (ЭКВМ).

Известно устройство индикации запятой, примененное в ЭКВМ, в котором нулевое состояние регистра запятой управляет свечением запятой в блоке индикации.

Однако эти устройства требуют затраты дополнительных логических элементов для работы регистра запятой счетчиком и синхронизации периода работы счетчика с периодом стробирующих импульсов, подаваемых

HB анодные ключи блока индикации.

Цель изобретения — упрощение устройства и использования сумматора для создания периодичности изменения информации в регистре запятой и синхронизации этой периодичности с периодом стробирующих им- ол пульсов.

В предлагаемом устройстве индикации запятой выход регистра запятой через элемент "И" соединен с входом сумматора, а выход сумматора через элемент И coe - нен с входом регистра запятой, причем вторые выходы элементов И соединены с соответствующими входами устройства.

Таким образом, предлагаемое устройство реализуется в вычислительном устройстве подачей ряда команд, соединяющих регистр запятой с сумматором и другими логическими элементами, На фиг. 1 — логическая схема нредлаги ."мого устройства индикации запятой, выполненного на четырехразрядном сдвиговом рс гистре с использованием блока индикации на четырнадцати цифровых индикаторах, 1 имеющих правые выводы катода "занятая"; на фиг. 2 приведены временные диаграммы сигналов на входах и выходах отдельных элем ентов.

Устройство индикации запятой содержит соединительные элементы "И" 1, 2 и 3, четырехразрядный регистр запятой 4, сумматор 5, четырехвходовой элемент ИЛИ"

6, схему запуска 7, триггер задержки Н, высоковольтный элемент "ИЛИ-}IE 9, блок индикации 10 и формирователь импульсов

11. 4

Таблица

Момент времени Информация в регистре запя- i Триггер той переноса сумматора

Триггер задержки разряды

О

Т. о

Т о

Т

Т, 1, О

0

О

О

0

О.

Т

О

1

О

О

1 0

1 0

1 0

О

"2 2

2 З

Т2

3 1

О

Устройство индикации запятой работает следующим образом.

В работе ЭКВМ имеются два основных режима — выполнения операции и индиКации результата.

После выполнения операции результат вычисления записывается в регистр результата, а информация о положении запятой— в регистр запятой, и ЭКВМ переходит в

10 режим индикации результата.

В режиме индикации результата устройство управления ЭКВМ постоянно выдает команды К, К, К и ВЧ-вычитание

1 2 3

15 (см. фиг. 1). Команды К, К через элементы "И" 2 и 3 соединяют регистр запятой и сумматор в кольцо. Команда К подсоединяет формирователь импульсов через элемент "И" 1 к сумматору, а команда ВЧ обеспечивает работу сумматора в режиме вычитания.

При использовании динамического прин- ципа индикации, на аноды цифровых инди,каторов Л -Л1, блока индикации 10 подаются поочередно высоковольтные стробирующие импульсы Т -Т (Т на Л

Т2 на Л и т. д., как указано на фиг. 1) синхронно со считыванием каждого из стро.бируюших импульсов Т вЂ” Т происходит вычитание иэ информации, содержащейся в регистре запятой, логической единицы

"0001" (импульса " t ") и сдвиг реэуль1 тата на четыре разряда. Вследствие этого нулевое состояние регистра запятой будет совпадать по времени с одним из стробиI руюших импульсов Т -Т, с номером, 1 15 точно соответствующим информации, записанной в регистре запятой.

Hp и м е р. B регистре запятой записано число "5" или в двоично-десятичном коде "0101". При работе ЭКВМ в режиме индикации запятая будет светиться в шестом разряде при наличии триггера задержки и в пятом разряде при его отсутствии

485449

Так как стробирующие импульсы Т -Т

1 ! вырабатываются непрерывно и в строгоЦ, последовательности, состояния триггеров регистра запятой, указанные в таблице, повторяются" через определенный промежуток

5 времени, чем и обеспечивается непрерыв- . ность свечения знака запятой. При исполь. зовании для индикации запятой цифровых индикаторов с правым расположением .зна«

EO ка запятой, необходима задержка импульсов, идущих с четырехвходового элемента "ИЛИ.

6 на время, равное длительности стробирующих импульсов. Эта задержка осуществляется с помощью схемы запуска 7 и тригге15 ра задержки 8. Импульсы с триггера задержки подаются на вход высоковольтного элемента ИЛИ-НЕ" 9 для управления свечением запятой в индикаторах блока индикации 10. и

Импульсы t подаются на второй вход ! высоковольтного элемента "ИЛИ НЕ для устранения подспечивания знака запятой в соседних индикаторах.

Если данные об информации, находящей- д ся в регистре результата, считывать с задержкой относительно стробирующих импульсов или использовать для инж кации запятой, цифровые индикаторы с левым расположением знака запятой, триггер задержки не 80 нужен и сигнал с четырехвходового элемента "ИЛИ" 6 можно непосредственно подавать, на вход высоковольтного элемента ИЛИ-НЕ»

9, Предмет изобретения

Устройство индикации запятой, содержа щее регистр запятой, элементы И и "ИЛИ", сумматор, первый вход которого соединен с выходом первого элемента "И", один вход которого соединен с первым входом устройства, а второй — с вторым входом, четырехвходовой элемент ИЛИ, входы которого соединены с единичными выходами всех разрядов регистра запятой, схему запуска, один вход которой соединен с выходом четырехвходового элемента ИЛИ", а второй — с третьим входом устройства, триггер задержки, два входа которого соединены с двумя выходами схемы запуска, элемент

ИЛИ-НЕ, один вход которого соединен с единичным выходом триггера задержки, а . второй — с первым входом устройства и llllдикаторы, катоды запятых которых соединены с выходом элемента "ИЛИ-НЕ", а аноды, через инверторы — с соответствующими выходами устройства, о т л и ч а ю ш ее с я тем, что, с целью упрощения устройства, выход регистра запятой через второй элемент "И соединен с вторым входом сумматора, а выход сумматора через третий элемент И соединен с входом регистра запятой, причем вторые входы второго и третьего элементов "И" соединены с соответствующими входами устройства.

О

О

О

О

О 1

1 О

1 1

О О т

О

1 О

1 1

1 1

1 1

О 1

Т 1, т й 3 т

4 т т 1, т

5 2 т 1

5 4 т 1„ т т 1„ т

7 Э

"7 4 т8й

1 т8 з т8й

9 1 т 12

9 т й+

T10t, Т10 2

485449

О О

0 0

О 0

1 0

1 1

1 1

1 1

1 1

О 1

О О

О О

1 О

О 1

О О о о

О О

О О

О

О

О

О о

О о

i Т10

Т10

11 1

Т 12

11 3 т т,2 1

12 2

12 Э

Т12 а

T13t

13 2

13 3

13 4

T14t 3

Т14Е2

Т14 Д т14й

Т15 1

is 2

Т15 З

15 4

То 1

Тд 1

Т0 83

Тр t4

485449

О 1

1 О

О 1

1 0

1 1

О 1

О О

1 О

О 1

О О

О О

1 О

1 1

1 1

1 1

О 1

О О

1 О

1 1

О 1

1 О о

1 О

1 О

1 О о г

48*5449

Г1одписное

I1ð днрнягне «Патент», Nooêâç, 1 -59, Ь :режковская наб., 24

Заказ - Изд. И j 1)

6)0

1.Ц1И111111 Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 1130Л, Раушская иаб., 4