Формирователь адреса
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (») 489IO6
{61) Дополнительное к авт. свид-ву (22) Заявлено31.10.72 (21) 1841637/18-24 с присоединением заявки № (51) М. Кл.
$06) 9/00 (23) Приоритет—
Гасударственный комитет
Совета Министров СССР аа делам изооретеиий и открытий (53) УДК
681. 14 (088,8) (43) Опубликованс 5.10.75 Бюллетень №39 (45) Дата опубликования описания07.01.76 (72) Автор изобретения
И. М. Соколов (71) Заявитель (54) ФОРМИРОВАТЕЛЬ АДРЕСА
Изобретение относится к устройствам управления, в частности, оно может быть использовано для управления сканированием луча фазированной антенной решетки и для управления сканированием луча в индика- 5 торах радиолокационных станций.
Известен формирователь адреса сканирукэщего устройства, содержащий адресный счетчик, сумматор, датчик коррекции, пре- эп образователь, блок памяти исходных данных, блок памяти сектора сканирования и блок управления, причем первый и второй входы адресного счетчика соединены с выходом сумматора и первым выходом блока 1а управления соответсэтвеннсэ, первый и второй входы блока памяти сектора сканиро»аиия связаны с первым выходом блока
Ilili яти исходных данных и вторым выходсэм блока управления соответственно, а 20
IIi н«. и выхсэд — с нервым»ходом блока унр l»JI»IIII, первые входы намяти исходIllлх; -alIIIl;Lx и llgliluáðскиэвателя соединены три I I.III,I li чет»ертым»ыходами блока унр»»ис.нии соответ<.твенно, а второй вход И преобразователя — с выходом датчика кор. рекции.
Lleab изобретения — обеспечение возможности слежения за изменениями кординат объекта с одновременным обзором .,всего кадра.
Для ее осуществления в предлагаемое устройство дополнительно введены два блока оперативной памяти и два коммутатора, причем выход первого коммутатора соединен с входом сумматора, первый, втсэрой, третий, четвертый Н пятый входы — с вторым выходом блока памяти исходных данных, с вторым выходом блока памяти сектора сканирования, с выходом преобразователя, выходом первого и выходом второго блоков оперативной памяти соответственно, а шестой вход — с первым входом второго коммутатора и пятым выходом блока управления, второй вход которого с вязан с шиной установки исход; ного состояния, а шестой, седьмой и восьмой выходы — с третьим входом блока памяти сектора с.канирования, вторым вхо дом адресного счетчика — соответственно, 489106
5 < третий вход второго коммутатора соединен с шиной сигнала от объекта, а первый и второй выходы — с первыми вхолами первого и второго блоков оперативной памяти, вторые входы которых связаны между собой, с выходом адресного счетчика и выходной шиной.
На чертеже приведена блок-схема формирователя адреса.
Преллагаемый формирователь содержит блок 1 управления, блок 2 памяти сектора сканирования, адресный счетчик 3, датчик
4 коррекции, блок 5 памяти исходных данных, преобразователь 6, сумматор 7, первый коммутатор 8, первый блок 9 оперативной памяти или ОЗУ нечетного кадра, второй блок 10 оперативной памяти или
О3У четного кадра и второй коммутатор
11.
Работа формирователя адреса происхо. дит следуюшим образом.
При подаче сигнала внешнего сброса по шине установки, исходного состояния блок управления 1 обеспечивает установку блока 2 памяти сектора сканирования, адресного счетчика 3, первого блока 9 оперативной памяти (ОЗУ нечетного кадра) и второго блока 10 оперативной памяти (ОЗУ четного кадра) в исходное состояние. Послс этого блок управления 1 обес-, печивает перезапись исходных данных из датчика 4 коррекции и блока 5 памяти исходных данных через преобразователь 6, блок 2 памяти сектора сканирования, пе вый коммутатор 8 и сумматор 7 в адресный счетчик 3. Затем блок управления 1 обеспечивает подачу импульсов с частотой на счетные входы адресного счетчи кя 3 и на вход. блока 2 памяти сектора сканирования, что приводит к изменению адреса на вь<ходе адресного счетчика 3.
При этом счетный вход адресного счетчика ОЗУ нечетного кадра 9 подключен к шине сигнала от объекта через второй коммутатоо 11, а счетный вход адресноi о счетчика ОЗУ четного кадра 10 иолклю<ен l
1<01< <ния сигналя первый регистр ОЗУ не1етного кадра 9 к выходу адресного .счетчика 3, в котором производится запись координаты первого объекта. При заданной
<111<.тоте повторения опроса объектов, ус« тянявливяемой в блоке управления 1 и
4<1 - адресного счетчика 3, на выходе блока I управления 1 возникает импульс. Этот импульс устанавливает адресный счетчик . ОЗУ четного кадра 10 в состояние "1", что обеспечивает перезапись координаты, первого, объекта из регистра ОЗУ четно го кадра 10 и блока памяти искодных данных 5 через первый коммутатор 8 сумматор 7 в адресный счетчик 3. При этом выходы преобразователя 6 и блока 2 памяти сектора сканирования отключены от входов) сумматора 7. В преобразователе 6 и блоке 2 памяти сектора сканирования запоминается последняя координата перI вого просмотренного участка нечетного кадра. Из блока управления 1 поступает пачка импульсов (например, состояшая из семи импульсов), следующая с частотой / (f< > f ) . После прохождения послед» него импульса этой пачки блок управления обеспечивает перезапись последней координаты первого просмотренного участи» кадра из преобразователя 6 и блока 2 памяти сектора сканирования через первый коммутатор 8 и сумматор 7 в адресный счетчик 3. При этом входы сумматора 7 отключены от выходов ОЗУ четного кадра 10 и блока 5 памяти исходных даннык. Ilo< ле этого блок 1 управления обеспечивает подачу импульсов с частотой 4 ня счетные г входы адресного счетчика 3 и блока 2 Eluмяти сектора сканирования, что позволяет осуществить просмотр второго участка нечетного кадра. С появлением импульса на выкоде блока 1 управления вновь происходит уточнение координаты второго объекта с записью уточненной координаты во второй регистр ОЗУ нечетного кадра 9. lloc:-. ле этого производится просмотр третьего участка нечетного кадра и т.л. После просмотра всего кадра на выходе блока 2 памяти сектора сканирования возникает ил иул1,с обеспечивающий подключение ОЗУ иечетног
Этот же импульс устанавливает формирователь адреса в исходное с.остояние, после чего цикл работы повторяется. Предмет изобретения Форми1<ователь адреса, соле.ржаший адресный счетчик, сумматор, датчик коррекции, преобразователь, блок памяти исхолнь< данных, блок памяти сектора с.кянировя111111, и 6JEoK у1ц)яв<1ения, причем и
Заказ Я 5 Я изл. № //Я 11рииириигии «11атеиз», Мииква, 5!1, 1и !> и кииикая иаб., 2-1 рой входы адресного счетчика соединены с выходом сумматора и первым выходом блока управления соответственно, первый и второй входы блока памяти сектора сканирования связаны с первым выходом блока памяти исходных данных и вторым вы,ходом блока управления — соответственно, а первый выход — с первым входом блока управления, первые входы блока памяти исходных данных и преобразователя соединены с третьим и четвертым выходами блока управления -соответственно, а второй вход преобразователя - с выходом датчика коррекции, а т л и— ч а ю ш е е с я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены два блока оперативной памяти и два коммутатора, причем выход первого коммутатора соедиНен с входом сумматора, первый, второй, третий, четвертый и пятый входы— с вторым выходом. блока памяти ис.ходных данных, с вторым выходом блока памяти сектора сканирования, с выходом преобразователя, выходом первого н вы5 ходом второго блоков оперативной памяти соответственно, а шестой вход — с первым входом второго коммутатора и пятым выходом блока управления, второй вход которого связан с шиной установки 10 исаодного состояния, а шестой, седьмой и восьмой выходы — с третьим входом блока памяти сектора сканирования, вторым входом второго коммутатора и третьим входом адресного счетчика соответ15 ственно, третий вход второго коммутато. ра соединен с шиной сигнала от объекта, а первый и второй выходы - с первыми входами первого и второго блоков оперативной памяти, вторые входы которых 20 связаны между собой, с выходом адресного счетчика и выходной шиной. 671! 1 и раж 1 f0 j1II HC.II0(. 
