Запоминающее устройство

Авторы патента:

G11C11/06 - с одним отверстием, например кольцевых сердечников; пластин с несколькими отверстиями, каждое из которых образует элемент памяти

Cows Советских

Социалистических республик

ОП ИСАН И Е III15l7935

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свпд-ву (22) Заявлено 17.10.72 (21) 1838696 2-1 (51) М. Кл. G 1!С 11/06 с присоединением заявки №

Государственный комитет

Совета Министров СССР (23) Приоритет

Опубликовано 15.06.76. Бюллетень № 22

Дата опубликования описания 20.07.7б до делам изобретений (53) УДК 681.327.66 (088.8) и открытий (72) Авторы изобретения

Б. Ф. Лаврентьев, А, О, Тимофеев и Л. А. Шумилов

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) 2 (71) Заявитель (54) ЗАЛОМИ НАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к магнитным запоминающим устройствам.

Известны запоминающие устройства, которые содержат накопитель с элементами памяти, шины записи и считывания, формирователи линейных токов, разрядные формирователи и дешифратор (1). Более совершенным устройством является запоминающее устройство, содержащее накопитель с элементами памяти, выполненными из двух сердечников, объединенных резистивным витком, прошитых линейными шинами, разрядными шинами считывания и записи, подключенным соответственно к формирователям линейных токов, разрядным формирователям и усилителям считывания, адресный дешифратор, выходы которого соединены со входами формирователей линейных токов, и блок управления (2), Однако в известном устройстве, вследствие индуктивного характера сопротивления разрядной шины записи, наблюдается завал переднего фронта импульса разрядного тока. При записи «1» это приводит к уменьшению тока в витке связи и неполному перемагничпванию запоминающего сердечника, что вызывает в дальнейшем уменьшение считанного сигнала <1».

Целью изобретения является повышение надежности работы устройства. В описываемом устройстве это достигается тем, что в него введены дополнительный накопитель, схема сравпения и дополнительный формирователь, причем вход дополнительного накопителя подключен через разрядный формирователь к блоку управления, выход дополнительного накопите5 ля подключен ко входу схемы сравнения, выход которой соединен со входом дополнительного формирователя, выход дополнительного формирователя подключен к общему входу линейных формирователей.

10 Сущность изобретения состоит в использовании форсировки переходных процессов в элементах памяти с помощью заднего фронта импульсов линейного тока.

На фиг. 1 изображена функциональная схе15 ма описываемого запоминающего устройства (ЗУ); на фиг, 2 вЂ” импульсная диаграмма токов в шинах ЗУ.

ЗУ содержит накопитель 1 с элементами памяти 2, каждый из которых состоит из селек20 тирующего 3 и запоминающего 4 сердечников. объединенных резистивным витком 5. Сердечники элементов памяти прошиты линейными шинами б, разрядными шинами считывания 7 и разрядными шинами записи 8. которые под25 ключены соответственно к формирователям линейных токов 9, разрядным формирователем 10 со входами 11 и усилителям считывания 12. Кроме того, ЗУ содержит адресный дешифратор 13, выходы которого подключены

ЗО к формирователям линейных токов 9. и блок

517935 управления 14. Дополнительное оборудование включает дополнительный накопитель 15, схему сравнения 16, выход которой подключен ко входу дополнительного формирователя 17, и разрядный формирователь 18 дополнительного накопителя. Вход этого формирователя подключен к блоку управления, а выход вЂ” к разрядной шине записи дополнительного накопителя. Дополнительный накопитель 15 имеет выход в виде двух шин, подключенный ко входу схемы сравнения 16. Одна шина внутри дополнительного накопителя подключена ко всем его линейным шинам, другая вЂ” является продолжением разрядной шины записи дополнительного накопителя.

Работает ЗУ в три такта вЂ” считывание, запись, дозапись (см. фиг. 2). В такте считывания адресный дешифратор 13 запускает один из формирователей 9, который выдает в подсоединенную к нему линейную шину импульс числового тока I,. В разрядных шинах считывания 7 наводятся импульсы напряжения, соответствующие коду хранимой информации. Эти импульсы усиливаются усилителем считывания 12. Импульс числового тока в избранной линейной шине продолжается также в такте записи. Число, подлежащее записи в

ЗУ, подается на входы 11 формирователей разрядных токов 10 в течение тактов записи и дозаписи. В такте записи запускаются те разрядные формирователи, на входы которых подан код «О» (Зп «О»), а в такте дозаписивЂ” те, на входы которых подан код «1» (Зп «1» и Доз). Разрядный формирователь дополнительного накопителя 15 всегда запускается от схемы управления в такте дозаписи.

В момент начала такта дозаписи импульс числового тока в избранной линейной шине еще продолжается. Как только ток 1р в разрядной шине записи дополнительного накопителя станет равным числовому току 1„(момент времени 4р), срабатывает схема сравнения и запускает дополнительный формирователь.,По сигналу с этого формирователя прекращает работу избранный формирователь линейного тока. Линейный ток заканчивается достаточно резко, и поэтому в селектирующих сердечниках 3 элементов памяти возникает скачок суммарной магнитодвижущей силы, благодаря которому происходит форсировка переходных процессов в элементах памяти в такте дозаписи.

Форсировка в такте дозаписи увеличивает

10 амплитуду и стабильность сигнала считанной единицы в последующем такте считывания, а это в свою очередь повышает надежность работы ЗУ.

Формула изобретения

Запоминающее устройство, содержащее накопитель с элементами памяти, выполненными из двух сердечников, объединенных резис20 тивным витком, прошитых линейными шинами, разрядными шинами считывания и записи, подключенными соответственно к формирователям линейных токов, разрядным формирователям и усилителям считывания, адресный де25 шифратор, выходы которого соединены со входами формирователей линейных токов, и блок управления, отличающееся тем, что, с целью повышения надежности работы устройства, оно содержит дополнительный накопи30 тель, схему сравнения и дополнительный формирователь, причем вход дополнительного накопителя подключен через разрядный формирователь к блоку управления, выход дополнительного накопителя подключен ко входу схе35 мы сравнения, выход которой соединен со входом дополнительного формирователя, выход дополнительного формирователя подключен к общему входу линейных формирователей.

Источники информации, принятые во внима40 ние при экспертизе:

1, Авт, св. СССР, М 275128, кл. G 11С 11/00, 1970.

2. ABT. CB. СССР, № 384134, кл. G 11С 11/00, 1973.