Последовательное множительное устройство

 

(»)520588

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. саид-ву

122) Заявлено05.01 ;73 (21) 1867229/24 с присоединением заявки № = (23) Приоритет— (43) Опубликовано05.07.76.Бюллетень № 25 (45) Дата опубликования описания 25 08.76 (51) М, Кл г

G 06 Р 7/39

Госудоротеенный комитет

Сонете Министров СССР оо делом иеооретений и открытий (53) УДК 681.3 (088.8) (72) Авторы изобретения

А, И. Гречишников и A. П, Клименко (б1) Заявитель (54) ПОСЛЕДОВАТЕЛЬНОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Предлагаемое множительное устройство (МУ) относится к области вычислительной техники и предназначено для получения произведения двух чисел, представленных последовательным кодом. 5

Устройство может быть использовано, например, в качестве множительного блока по» следовательных цифровых интеграторов при построении цифровых интегрирующих машин.

Известны МУ, производящие последовательное перемножение двух чисел и содержащие последовательно соединенные блоки суммирования, один вход первого из которых соединен с выходом элемента задержки, вход которого подключен к выходу соответствую- ц щего блока умножения, выходы последующих блоков умножения подклочены ко входам соответствующих блоков суммирования.

В известных МУ множитель заранее заносится в регистр множителя, и множимое оп поступает последовательным кодом младшими разрядами вперед. Если оба сомножителя содержат Н разрядов, то произведение содержит 2Н разрядов, а полное время умножения равно 2Н-1 тактов. Произведение по- оа лучается на выходе МУ младшими разрядами вперед. B тех случаях когда задача получения 2Н-разрядного произведения Н-разрядных сомножителей че ставится, необходимо опустить ненужные младшие разряды, а оставшиеся использовать для дальнейшей обработки. При этом полное время умножения такж составляет 2Н-1 тактов, что является недостатком таких МУ.

Бель изобретения — повышение быстродействия последовательного МУ.

Предложенное устройство отличается тем, что оно содержит первый блок кодирования, блок декодирования, подключенный к выходу последнего блока суммирования, и последовательно соединенные второй блок кодирования и блок коммутации, выход которого подключен к первым входам блока умножения, вторые входы которых соединены с выходом первого блока кодирования.

На чертеже показана схема предлагаемого МУ. Оно содержит входную шину 1 мно" кимого, первый блок 2 кодирования, блоки 3 умножения, элемент 4 задержки, блоки 5 суммирования, блоки 6 декодирования, блок 7

520588 4 сложение с числом +0,5; 5 — выделение целой части из полученного после выполнения и. 4 числа", 6 — п.п. 1-5 повторяют

Н раз, где Н вЂ” число разрядов кодируемого числа.

Блок 6 декодирования служит для переJ вода числа из записи в виде степенных приращений в обыкновенную двоичную запись.

Ниже приведен пример кодирования и декодирования числа 0,0001010. коммутации, второй блок 8 кодирования, входную шину 9 ножителя и выход 10.

Блоки кодирования 2 и 8 предназначены для кодирования двоичных чисел, поступающих последовательным кодом, в виде степенных приращений. Блоки 2 и 8 идентичны и работают по следующему алгоритму:

1 — масштабирование поступающего числа в пределах от -0,5 до +0,5; 2 — сложение с числом +0,5; 3 — умножение на 2; 4—

Alo

Р

2А

2А + 0,5

СП

Процесс декодирования

01,001010

01,01010

01,1010

00,010

01,10

01,101010

01,11010

10,0010 ,00,110

10,00

0,0

10

10

00,0

0O,l

01,0

01,1

01 где А — промежуточный результат кодироР вания;

СП вЂ” степенное приращение.

Из приведенного примера следует, что степенные похищения 00, 01, 10 соответст- д вуют -1, О и +1. Информация, закодированная степенными приращениями, может o6r:— батываться, начиная от старших разрядов.

Обработанные старшие разряды поступают для выполнения последующих операций до то- 4р го, как будут получены оставшиеся младшие разряды предыдущей операции.

Каждый блок 3 умножения служит для умножения информации, поступающей из блока 2 кодирования на одно степенное приращение, поступающее из блока 7 коммутации, который записывает очередное степенное приращение, поступающее из блока 8 кодирования, в соответствующий блок 3 умножения, Результат перемножения одного степенного приращения на другое имеет обыкновенный

00,1001010

00,101010

00,11010

00,0010

00,110

00,00

00,1

0,00

0,001

0,0001

0,0001

0,000101

0,0001010 смысл, но записывается также в виде степенного приращения. Например, Olx10=01, OOx01=01, OOx00=10, 00 х 10=00.

Каждый блок 5 суммирования производит сложение приращений по алгоритму

1) а +б =ср+и

Р Р р

2) о ср+и =c р+1 р где а, б и с — разряды слагаемых и сумР P Р мы соответственно; с промежуточная поразрядная сумма; о

P п, и — поразрядные переносы. р g+1

Как следует из записи алгоритма, сложение является поразрядной операцией и выполняется в два этапа. Пример сложения числа

0,0110011 (СП1=10.01.00.01.10.01.00) с числом 0,0010011 (СП2 = 01.10.00.01.10.01.00) приведен ниже °

520588

Продолж е

6 где СП вЂ” степенные прираь|ения проме- J5 зсм жуточных пооазрядных сумм;

СП вЂ” стегенные приращсния поразряди ных переносов;

СП - степенные приращения оконча- 39 см тельной суммы.

Сложение производится от стаощих разрядов к младшим (в приведенном примере

1 сверху вниз).

Злемент 4 задержки предназначен для сдвига горазрядного произведения в соответствии с известными алгоритмами умножения.

МУ работает следующим образом.

На шины 1 и 9 подают сомножители последовательно старшими разрядами вперед.

На выходах блоков 2 и 8 кодиоования появляются последовательно степенные приращения, которые проходят на блоки 3 умножения, где они обрабатываются в соответствии с ранее .>писанными алгоритами.

Информация из блоков 3 умножения как в известных МУ, постугает на блоки 5 суммирования. Каждый блок 5 суммирования за,, ерживает информацию на один такт, так

46 как операция сложения выполняется в два этапа.

Из крайнего правого блока суммирования произведение в виде приращении поступает в блок 6 декодирования, на выходе которого разряд за разрядом, начиная со старших, появляется произведение, представленное обычным двоичным кодом.

Таким образом, для получения Н старших

69 разрядов произведения двух Н-разрядных чисел с помощью предлагаемого МУ, достаточно Н+1 такта (в известных МУ требует-ся 2Н-1 такт) .

Если информация поступает в поедлагаемое МУ из других устройств, работающих с числами, представленными в виде степенных приращений, то первый и второй блоки кодирования не требуются. Если произведение передается из рассматриваемого МУ в другие устройства, работающие со степенными приращениями, то не требуется блок декодирования.

Формулаизобретения

Последовательное множительное устройст- во, содержащее последовательно соединенные блоки суммирования, один вход первого из которых соединен с выходом элемента задержки, вход которого подключен к выходу соответствующего блока умножения, выходы последующих блоков умножения подключены ко входам соответствующих блоковсуммирования, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит первый блок кодирования, блок декодирования, подключенный к выходу последнего блока суммирования, и последовательно соединенные второй блок кодирования и блок коммутации, выход которого подключен к первым входам блоков умножения, вторые входы которых соединены с выходом первого блока кодивования.

520588

Составитель A. Гречишников

Редактор Л. Утехина Техред А демьянова Корректор Т. Кравченко

Заказ 2793/206 Тираж 863 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4