Двоичный счетчик импульсов с контролем ошибок

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со»оз Советских

Социалистицеских

Республик (») 520714 (61) Дополнительное к авт. свид-ву— (22) Заявлено17.01.75 (21) 2096841 21 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.07. 76.Бюллетень, М, Я (4$) Дата опубликования описания 20 08.76 (51) М. Кл.е

Н 03 К 23/04

Гвеударстаеиимй аамитет севета MIIHNCTpas cccP ва делам изебретеиий в аткрмтий (53) УДК

621.374.32 (OB8,8) А. И. Бабаев и P. В. Коровин (72) Авторы изобретения (71) Заявитель (54) ДВОИЧНЫЙ СЧЕТЧИК ИМПУЛЬСОВ С КОНТРОЛЕМ ОШИБОК

Изобретение относится к импульсной технике.

Известен двоичный счетчик импульсов с контролеь, ошибок, содержаший последо" вательио соединенные двоичные ячейки. блоки поразрядного контроля, состояшне аз блоков контроля смены состояний, входы которых подключены к соответствующим выходам двоичных ячеек, а выходы соединены со входами блока формирования сигнала ошибки, элемент задержки, включенный между выходом счетчика и соответствукицим входом блока поразрядного контроля последней двоичной ячейки, причем каждый блок контроля смены состояний состоит иэ логических элементов И входы которых непосредственно и через элементы задержки соединены с выходами данной двойной ячейки и логического элемента "ИЛИ," входы которого соединены с выходами логических элементов И.

Э «

Цель изобретения - повышение точно»ети контроля и расширение числа контролируемых ошибок.

В описываемом счетчике импульсов в каждый блок поразрядного контроля введеьы блох контропя отсутствия импульсов с данной ячейки, состоящий иэ логических

«У элементов "ИЛИ«и И, и блок контроля ложных импульсов, сосгояшнй иэ логических элементов И, "Запрет и формирователя импульсов, а в блок контроля смены состояний введен дополнительный логический

«« элемент И, один вход которого соединен с выходом логического элемента ИЛИ. а и и другой яереэ дополнительный элемент задержки соединен со входом данной двоичной ячейки, причем входы логического

1ц элемента »". "блока контроля отсутствия импульсов с данной ячейки соединены с выходом блока поразрядного контроля последуюшей двоичной ичейки и с логическим элементом ИЛИ, а в блоке контроля лож° и ур ных импульсов логический элемент Запрет соединен с выходом логического злеме»та «Или через формирователь импульсов — с выходом данной двоичной ячейки.

Структурная схема описываемого счет» чика приведена на чертеже. э

520714

Счетчик содержит двоичные ячейки 13, блоки поразрядного контроля 4-6, блок формирс ания сигнала ошибки 7, элемент задержки 8. Каждый из блоков поразрядного контроля содержит блок контроля смены состояний 9, состоящий из элеменб тов задержки 10-12, логических элементов "И 1 3-1 5, логического элемента "H jlH

16; блок контроля отсутствия импульсов данной ячейки 17, состоящий из логи геского элемента "ИЛИ 18 и логического эле11 rr 36 мента H 19, блок контроля ложных::,импульсов 20, состоящий из логического элемента "И" 21, логического элемента "Запрет"

22 и формирователя импульсов 23.

Устройство работает следующим обра36 зом.

Двоичные ячейки 1-3 последовательно устанавливаются в 1 и 0 импульсами со входа 24 либо импульсами переноса с выхода предыдущей ячейки, Блоки поразрядного контроля контролируют работу ячеек таким образом, что при нормальной работе сит,1алы на выходах этих блоков отсутствуют, а при наличии каких-либо ошибок, в зависимости от ха- И рактера ошибки, на соответствующем выходе такого блока появляется сигнал. .Блоки контроля пересчетных ячеек сигиализируют о наличии в их работе следую щих ошибок; 39

1) отсутствие перехода ячейки из одного состояния в другое при наличии на счетном входе ячейки си нала;

2) наличие на выходе ячейки сигнала переноса, не вызванного переходом ячей- N ки из состояния 1 в состояние 0 т, е. наличие ничем не обоснованного сигнала переноса (помеха), который может привести к срабатыванию следующей пересчетной ячейки; Al

3) отсутствие на выходе ячейки сигнала переноса при переходе ячейки от состо-яния 1" к состоянию "0", что может быть вызвано, например, неисправностью устройства формирования сигнала переноса, 45

Рассмотрим нормальный режим работы устройства на примере ячейки,> и блока

5 при отсутствии перечисленных ошибок.

Импульсы переноса на входе 25 ячейки

2 задерживаются элементом задержки 10 ЕЭ и в виде сдвинутой последовательности поступают на первый вход элемента 13.

Импульсы напряжения на выходе.26 прямого кода ячейки задерживаются в элементе з1 чержки 11 и подаются на элемент 14, N где сравниваются с незадержанными импульсами. Аналогично последовательность с выхода 27 обратного кода сравнивается в элементе 15 c: последовательн ."тью, задержа1111ой в элементе 12, 11слученные сигееалы после сборки поступают на второй вход элемента 13, Сигналы разнесены во времени, и сигнал на выходе 28 отсутст Ф вует при любой смене состояний. 1-1апряжение с выхода 26 и задержанное а элементе 12 напряжение с выхода 27 поступают на элемент 18, на выходе которого образуется напряжение, поступающее на элемент 19. 1-1а второй вход элемента

1 9 поступает с выхода 29 задержанный в следующем блоке контроля 6 импульс во времени, расположенный так же, как средний импульс последовательности с данной ячейки. Сигналы на входе элемента 19 разнесены во времени, и сигнал на выходе эт<>4 го элемента отсутствует.

Сигнал с ьыхода элемента задержки 11 и сигнал с выхода 27 ячейки поступают на входы элемента 21, выходной сигнал котсрого подается на импульсный вход элемента "Запрет 22, на второй (управляющий) вход которого пос гупает импульс с выхода формирователя импульсов. Поскольку выходной сигнал с элемента 21 существует тогда, когда элемент 22 закрыт, на его выходе сигнал отсутствует.

Если ячейка не реагирует на какой-либо импульс на счетном входе ячейки, на выходе 28 появляется сигнал ошибки.

В этом случае среди импульсов входного сигнала имеется импульс, не вызвавший срабатывания. Напряжение с выхода 26 пересчетной ячейки и задержанный в элементе 11 сигнал сравниваются в элементе 14.

1-1апряжение с выхода 27 ячейки и задержанный в элементе задержки 12 сигнал подают. ся на элемент 15. Сигналы с элементов

14 и 15 поступают на элемент 16 и подаются на один из входов элемента 13. На второй вход его поступает последовательность сигналов, представляющая собой задержанную в элементе 10 последовательность счетных импульсов со входа 25 ячейки 2.

Если импульсы входной последовательности, вызывающие изменение состояния ячейки, не совпадают во времени с сигналами на выходе элемента 16, то импульс, ие вызвавший перехода ячейки из нулевого состояния в единичное, проходит на выход элемента 13 и в виде напряжения поступает на блок формирования сигнала ошибки 7, Формула изобретения

ДВОИЧНЫЙ СЧЕТЧИК ИмнуЕИИ:ОВ С КонтреrlЕМ 0111ИООК> СO11РРЖЕИПИЙ ЕЕОС 11elrUВИТР7(fюн(>

«Оединеннь е деюичиыР ичРйки, блоки иор.1.+520714 рядного контроля, состоящие из блоков контроля смены состояний, входы которых

I подключены к соответствующим выходам двоичных ячеек. а выходы соединены с входами блока формирования сигнала ощипа ки, элемент задержки, включенйый между выходом счетчика и соответствующим входом блока поразрядного контроля послед ей двоичной ячейки, причем каждый блок конт(.зля смены состояний состоит из логичеся я ких элементов И, входы которых непосредственно и через элементы задержки соединены с выходами данной двоичной ячейки и логического элемента ИДИ, входы которого соединены с выходами логических элея I ментов И, отличающийся тем, что, с целью повышения точности контроля и расширения числа контролируемых ошибок, в каждый блок поразрядного контроля ввелены блок контроля отсутствия импульсов

6 с данной ячейки, состоящий из логических я я ° элементов ИДИ и H. и блок контроля ложных импульсов, состоящий из логических элементов "И, "Запрет" и формирователи импульсов, а в блок контроля смены сос тояний введен дополнительный логический элемент "И," один вход которого соединен с выходом логического элемента "ИЛИ, а другой через дополнительный элемент задержки соединен с в хxоoд о мw: данной двоичнрй ячейки, причем входы логическогогэлемента И блока контроля отсутствий импульсов с данной ячейки соединены с выходом блока поразрядного контроля последующей двоично!

l5 ячейки и с логическим элементом ИЛИ

Э а в блоке контроля ложных импульсов логический элемент Запрет соединен с выходом логического элемента" И"и через формирователь импульсов — с выходом данной двоичной ячейки.

Составитель Артюх

Редактор Б. Федотов Техред Г. Родак (корректор А, Дакнда

Заказ 2798/223 Тираж 1029 ((одписное

Ш(ИИПИ Государственного комитета. Совета Министров СССР по делам изобретений и открытий

11:3035, Москва. Ж-35, Раушская наб.. д. 4/5

Филиал (((((("((атент", г. Ужгород, ул. Проектная, 4