Устройство для преобразования параллельного -кода в последовательный двоичный код

 

О П И С А Н И Е си)523407

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЪСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву.— (22) Заявлено 24.09.74 (21) 2062864/24 с присоединением заявки— (23) Приоритет— (43) Опубликовано 30.07.76. Бюллетень № 28 (45) Дата опубликования описания 17.09.76 (51) М К ч 2 G 06 F 5/02

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 68!.325 (088.8) (72) Автор изобретения

Ю, M. Цукерман (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ПАРАЛЛЕЛЬНОГО Ч-КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ

ДВОИЧНЫЙ КОД

Изобретение относится к области вычислительной техники и может быть использовано в преобразователях вал — цифра, построенных на V-коде для преобразования V-кода в двоичный код.

Известны устройства для преобразования параллельного V-кода в последовательный двоичный код.

Одно из известных устройств предназначено для декодирования не только кода Баркера, но и циклического и смешанного кодов, следствием чего является наличие управляющих шин, элементов, сложность преобразующих ячеек и большой объем оборудования устройства (1).

Другое из известных устройств — преобразователь двоично-сдвинутого кода в двоичный код — также довольно сложен из-за наличия большого числа логических элементов (2).

Наиболее близким техническим решением к изобретению является устройство для преобразования параллельного V-кода в последовательный двоичный код, содержащее регистр сдвига опережающих подразрядов преобразуемого числа, информационные входы которого подключены к первой группе входных шин, выход соединен с первым входом первого элемента «И», а тактовый вход — с шиной отстающей последовательности тактовых импульсов и тактавьтм входом регистра сдвига отстающих подразрядов |преобразуемого числа, информационные входы которого подключены к второй группе входных шин, а выход соединен с первым входом второго элемента «И». Вторые входы первого и второго элементов «И» подсоединены к шине опере>кающей последовательности тактовых импульсов, третьи входы — соответственно к !

0 единоличному и нулевому, выХодам первого триггера, единичный и нулевой входы которого связаны соответственно с выходами третьего и четвертого элементов «И», а первые входы последних — соответственно к единично15 му и нулевому выходам второго триггера, единичный вход которого соединен с выходом пятого элемента «И». Выходы первого и второго элементов «И» через элемент «ИЛИ» подключены к выходной информационной ши20 не (3).

Такое устройство имеет большой объем ооорудования из-за наличия большого числа логических элементов.

Цель изобретения — уменьшение объема оборудования устройства.

Это,достигается за счет того, что нулевой вход, второго триггера соединен с выходами первого и второго элементов «И» и первым входом пятого элемента «И», второй вход которого связан с нулевым выходом первого

523407 триггера, а третий вход подсоединен к вторым входам первого и второго элементов «И», Вторые входы третьего и четвертого элементов «И» подключены к тактовому входу регистра сдвига опережающих подразрядов преобразуемого числа, при этом единичные входы первого и второго триггеров соединены с шиной установки в нуль.

На чертеже представлена блок-схема устройства, где 1 — регистр сдвига опережающих подразрядов; 2 — регистр сдвига отстающих подразрядов; 8 — первый элемент «И»;

4 — второй элемент «И»; 5 — третий элемент

«И»; б — четвертый элемент «И»; 7 — пятый элемент «И»; 8 — первый триггер; 9 — элеl5 мент «ИЛИ»; 10 — второй триггер.

Работает устройство следующим образом.

Код,в преобразователе снимается параллельно и за писывается в регистры 1 и 2, в ре20 гистр 1 — все опережающие подразряды, з регистр 2 — все отстающие подразряды. 3о начала считывания импульсом установки нуля устанавливаются в исходное состояние триггеры 8 и 10. Преобразователь начинает работать при поступлении на схему преобразования опережающей и отстающей последовательности тактовых импульсов. При этом первым анал изируется подразряд регистра 1. .Прн записи в подразряде 1 — «1» с приходом первого импульса опережающей последовательности тактовых импульсов ТИ, открывается элемент «И» 8.

Через элемент «ИЛИ» 9 импульс в виде единицы младшего разряда двоичного кода поступает на выходную шину. Одновременно импульсом с выхода элемента «И» 8 на триггере 10 уста нажливается «1» на нулевом выходе. При этом элементы «И» 4 и 7 заперты 4О нулевым выходом трлггера 8. Первый чмпульс отстающей последовательности тактовых импульсов ТИ, опрашивает элементы

«И» 5 и б, и происходит сдвиг на один разряд регистров 1 и 2. Триггером 10 открыт элемент 45

«И» б и закрыт элемент «И» 5. Поэтому импульс ТИ, проходит через элемент «И» б и устанавливает «1» на нулевом выходе триггера 8. В следующем такте через открытый элемент «И» 4 может пройти импульс только прн наличии «1» в младшем разряде регистра 2. При этом тактовый импульс ТИ, поступает через элемент «И» 4 и элемент «ИЛИ»

9 на выходную шину преобразователя. Одновременно импульс с выхода элемента «И» 4 подается на нулевой вход триггера 8, .подтз=-рждает «1» на нулевом выходе триггера 10 и запирает на время длительности импульса элемент «И» 7. Тактовым импульсом ТИ> подтверждается «1» на нулевом выходе тригге- го ра 8.

:При наличии «0» в младшем разряде регистра 2 заперты элементы «И» 8 и 4. Тактовый импульс ТИ, проходит через открытый по двум другим входам элемент «И» 7 и уста- б5

4 .назливает «1» на единичном выходе триггера 10. Тактовый импульс ТИ открывает элемент «И» 5 и устанавливается «1» на единичном выходе триггера 8. В следующем такте через открытый элемент «И» 8 проходит импульс только при наличии «1» в младшем разряде регистра 1. Таким образом, осуществляется логика преобразования V-кода, т. е, при наличии «1» на выходе преобразователя з,предыдущем такте проходит «1» только с подразряда регистра 2, а при наличии «0» на выходе в предыдущем такте — только с подр азр яда регистр à I.,При этом быстродействие преобразователя определяется частотой тактовых импульсов.

Общее время преобразования в последовательный двоичный код ляет

V-кода составТоб — — — (а — 1) <и + 2/ гд- n — число разрядов кода;

t„, — период следования тактовых импульсов;

21, — время задержки двух элементов.

Эффективность изобретения заключается в создании более экономичной по количеству использованных элементов схемы, при сохранении максимального быстродействия.

Формула изобретения

Устройство для преобразования параллельного V-кода в последовательный двоичный код, содержащее регистр сдвига опережающих подразрядов преобразуемого числа, информационные входы которого подключены к первой группе входных шин, выход соеди ен ." первым входом первого элемента «И», а тактовый вход соединен с шиной отстающей последовательности тактовых импульсов н тактовым .Входом регистра сдвига отстающих под разрядов преобразуемого числа, информационные входы которого .подключены к второй группе входных шин, а выход соединен с первым входом второго элемента «И»,,вторые входы первого и второго элементов «И» подключены к шине опережающей последовательности тактовых импульсоз, а третьи входы подключены соответственно к единичному и нулевому выходам первого триггера, единичный,и нулевой входы которого соединены соответственно с выходами третьего и четвертого элементов «И», первые входы которых подключены соответственно к единичному и нулевому выходам второго триггера, единичный вход которого соединен с выходом пятого элемента «И», выходы первого и второго элементов «И» через элемент «ИЛИ»,подключены к выходной информационной, шине, о тл и ч а ю щ е е с я тем, что, с целью уменьшения количества оборуСоставители А. Ккатулла гор,е ор В Г а

Техред M. Семенов

Гедактор И. Грузова

" à".êàç 833/! 087 Изд. ¹ 543 Тираж 834 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изооретений и открытий

Москва, К-35, Раужская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» довапия, нулевой вход второго триггера соединен с выходами первого и второго элементов .«И» и первым входом пятого элемента <сИ», второй вход которого соединен с нулевым выходом первого триггера, а третий вход подключен к вторым входам первого и BTopOI элементов «И», вторые .входы третьего и четвертого элементов «И» подключены к тактовому входу регистра сдвига опережающих подразрядов преобразуемого числа, при этом единичные входы первого и второго триггеров соединены " шиной установки в нуль.

Источники информации, принятые во вни,.лиле при экспертизе.

5 1. Лвт. св. № 316086, кл. G06 F 5/02, 01.10.71.

2. Азт. св, № 227705, кл. G 06 F 5/02, 25.09.68, 3. Лвт. св. № 196446, кл. G 06 F 5/02, 10 16.05.67 (прототип) .