Адаптивное вычислительное устройство

 

Ьоc, uvdэв л лй 1 сн т но- i ;х и «еокду биб иот, л 7

СПИ

ИЗОБРЕТЕНИЯ нн 528564

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 11.10.74 (21) 2067347/24 с присоединением заявки М (23) Приоритет

Опубликовано 15.09.76. Бюллетень ¹ 34

Дата опублнковання описания 04.10.76 (51) М. Кл.- б 06F 7/00

Государственный комитет

Совета Министров СССР, по делам изобретений и открытий (53) УДК 681.327(088.8) (72) Авторы изобретения

Г. С. Цирамуа и В. А. Богатырев (71) Заявитель

Грузинский ордена Ленина и ордена Трудового Красного Знамени политехнический институт имени В. И. Ленина (54) АДАПТИВНОЕ ВЬ|ЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к устройствам для обработки цифровых данных.

Известно адаптивное вычислительное устройство, содержащее два многофункциональных логических блока, блоки сравнения и блок настройки (1). Это известное устройство характеризуется значительными затратами оборудования на два параллельно работающих многофункциональных блока. Наиболее близким к изобретению является известное адаптивное вычислительное устройство, содержащее входной регистр, основные многофункциональные блоки, подключенные к одним выходам распределителя функций, другие выходы которого соединены с соответствующими элементами «И», подключенными к выходному блоку и основным многофункциональным блокам (2). Это известное устройство требует больших аппаратурных затрат и имеет низкую надежность, так как в устройстве требуется память для хранения информации о типах потерянных функций каждого блока и их ресурсах.

Целью изобретения является упрощение схемы и повышение надежности работы.

В предложенном устройстве это достигается тем, что оно содержит дополнительные многофункциональные одноразрядные блоки, дополнительные элементы «И», сдвигающий регистр и блок сравнения, выходы которого подключены ко входам выходного блока, сдвигающего регистра и распределителя функций, а входы — к выходу распределителя функций и к выходам дополнительных элементов «И» первой н второй групп, одни входы которых соединены с выходами сдвигающего регистра, а другие — с выходамн входного регистра и с соответствующими элементами «И», одни входы дополнительных многофункциональных одно10 разрядных блоков подключены ко входам соответствующих основных многофункциональlibIx блоков, а выходы и другие входы — к соответствующим дополнительным элементам

«И» третьей группы, подключенным к одному из входов блока сравнения и соответствующим выходам распределителя функций.

На чертеже представлена блок-схема предложенного устройства.

Оно содержит многоразрядные основные

20 многофункциональные блоки 1, выходной блок

2, дополнительные одноразрядные многофункциональные блоки 3, распределитель функций

4, блок сравнения 5. сдвигающий регистр 6, входной регистр 7, основные элементы «И» 8, 25 9, дополнительные элементы «И» 10 первой группы. элементы 11 второй группы и элементы 12 и 13 третьей группы. Выходы блока сравнения 5 подключены ко входам выходного блока 2, сдвигающего регистра 6 и распреде3,) лителя функций 4, а его входы — к выходу

528564

20

50 распределителя функций 4 и к выходам дополните II III I x элементов «И» первой 10 и второй

11 групп, одни входы которых соединены с выходами сдвигающсго регистра 6, другие — с выходами входного регистра 7 и с соответствующими элементами «И» 8, 9; одни входы дополнительных многофункциональных одноразрядных блоков 3 подключены ко входам соответствующих основных многофункциональных блоков 1, а выходы и другие входы — к соответствующим дополнительным элементам «И» третьей группы 12, 13, подключенным к одному из входов блока сравнения 5 и соответствующим выходам распределителя функций 4.

Перед началом включений в зависимости

От ВЫПОЛНяЕМОй фуНКцИИ Р=(fl, 4, ..., fm) в распределителе функций 4 задаются коды настроек, соответствующие функциям

fm. Кроме этого, в некотором i-м разряде сдвигаюгцего регистра б записывается единица.

При этом выход i-го разряда входного регистра 7 через соответствующий элемент «И» 11 подключается ко входам элементов «И» 12, связанных с дополнительными одноразрядными многофункциональными блоками 3. Выходы элементов «И» 9, соответствующих i-му. разряду, подключаются через соответствующий элемент «И» 10 «о входу блока сравнения 5.

Таким образом, осуществляется подключение к -му разряду ocHQBklblx многофункциональных блоков 1 контрольного разряда, образованного дополнительными многофункциональными одноразрядными блоками 3.

При вычислении функции F (fl, fg, ..., fmj операнд, предварительно записанный во входном регистре 7, поступает на соответствующие многофункциональные блоки 1 и 3. При этом управление вычислительным процессом осуществляет распределитель функций 4 подачей сигналов на соответствующие элементы «И»

8, 12, 9, 13. При завершении вычисления функций F=(fl, f, ..., f ) с распределителя 4 подается синхронизирующий сигнал на блок сравнения 5, на котором производится сравнение результатов вычисления на i-м разряде основных многофункциональных блоков 1 или одноразрядных многофункциональных блоков 3. Если эти результаты не совпадают, то считается, что в многофункциональных блоках 1 имеется неисправность, при этом сигналом с блока сравнения 5 запускается распределитель функций 4, производящий перераспределение функций между многофункциональными блоками 1 и 3 так, чтобы получить следующий путь вычисления функций F. При совпадении результатов вычисления на одноразрядных блоках 3 и i-м разряде многофункциональных блоков 1 считается, что в их i-м разряде неисправности нет. При этом сигналом с блока сравнения 5 производятся выдача результатов вычисления функции F, хранимых в выходном блоке 2, сдвиг «1» в следующий (i+1)-й разряд сдвигающего регистра б и прием следующего операнда во входной регистр 7. Этим устройство подготавливается для очередного вычисления функции F. Теперь при вычислении функции F контролируется (i+1)-й разряд многофункциональных блоков

1ит.д.

Если в многофункциональных блоках 1 имеются связи между разрядами (например, цепи переноса в сумматоре), то они контролируются также дополнительными одноразрядными многофункциональными блоками 3 и блоком сравнения 5.

Формула изобретения

Адаптивное вычислительное устройство, содержащее входной регистр, многоразрядные основные многофункциональные блоки, подключенные к одним выходам распределителя функций, другие выходы которого соединены с соответствующими элементами «И», подключенными к выходному блоку и основным многофункциональным блокам, о т л и ч а ю щ е еся тем, что, с целью упрощения и повышения надежности устройства, оно содержит дополнительные многофункциональные одноразрядные блоки, дополнительные элементы «И», сдвигающий регистр и блок сравнения, выходы которого подключены ко входам выходного блока, сдвигающего регистра и распределителя функций, а входы — к выходу распределителя функций и к выходам дополнительных элементов «И» первой и второй групп, одни входы которых соединены с выходами сдвигающего регистра, а другие — с выходами входного регистра и с соответствующими элементами «И», одни входы дополнительных многофункциональных одноразрядных блоков подключены ко входам соответствующих основных многофункциональных блоков, а выходы и другие входы — к соответствующим дополнительным элементам «И» третьей группы, подключенным к одному из входов блока сравнения и соответствующим выходам распределителя функций.

Источники информации, принятые во внимание при экспертизе:

1. Авт. св. № 260968, М. Кл. G 06F 11/00, 1968.

2. Авт. св. № 363091, М. Кл.2 G 06F 11/00, 1969.

528564

Составитель В. Рудаков

Текред Е. Подурушина Корректор И. Позняковская

Редактор Л. Тюрина

Типография, пр. Сапунова., 2

Заказ 1966/3 Изд. М 1589 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4,5