Многоустойчивый динамический логический элемент

 

ч

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 18. 03. 75 (21) 2114506/21 с присоединением заявки № (23) Приоритет (51) М. К

Н 03 К 19/00

Государственный номнтет

Совета Министров СССР во делам изобретений и атнрытнй (43) Опубликовано 25 09 76. Бюллетень № 35 (45) Дата опубликования описания 10,03.77 (53) УДК 621.374.8 (088.8) (72) Авторы изобретения

В. В. Антонов, Н. Г. Моторов, В, П. Самоделов и В. М. Тузов (71) Заявитель (54) МНОГОУСТОЙЧИВЫЙ ДИНАМИЧЕСКИЙ ЛОГИЧЕСКИЙ

ЭЛЕМЕНТ

Изобретение относится к импульсной технике, Известен многоустойчивый элемент, содержащий Я запоминающих каскадов, соединенных с каскадами связи, каждый каскад связи содержит элемент, сопротивление которого изменяется при возбуждении. В запоминающем элементе имеется основной усилитель, подключенный к входам всех остальных основных усилителей (1) .

Однако в этом многоустойчивом элементе наблюдается недостаточное число устойчивых состоHHHH.

Известен логический элемент, содержащий два блока преобразования частоты, каждый из которых состоит из смесителей и селективных усилителей, соединенных в кольцо, в котором выход каждого .смесителя соединен со входом селективного усилителя, выход которого соединен с одним из входов следующего смесителя, а вторые входы смесителей соединены с источником опорной частоты (21.

В этом устройстве наблюдается зависимость от начальной фазы управляющего сигнала.

Целью изобретения является уменьшение влияния начальной фазы управляющего сигнала, Поставленная цель достигается тем, что в мно, гоустойчивый динамический логический элемент введены дополнительные смесители и удвоители частоты, причем вход кажцого дополнительного смесителя соединен с выходом соответствующего селективного усилителя первого блока преобразования частоты, выходы дополнительных смесителей соединены между собой и подключены ко входу второго блока преобразования частоты, а удвоители частоты включены между выходами соответствующих источников опорных частот и соответствую1р щими sxoäàìè второго блока преобразования частоты.

На чертеже изображена структурная электри ческая схема предлагаемого элемента.

15, Многоустойчивый элемент содержит блоки 1,2

1 преобразования частоты, состоящие из селективных усилителей 3 — 8 и 9 — 11, смесителей 12-15 и 16 — 19, частотно селективных блоков 20,21, и 22,23, сум, маторов 24,25, дополнительные смесители 26 — 28, 20 удвоители частоты 29-32, Индексами 33 — 36 обозначены входы, на которые поданы сигналы опорных частот, индексом 37—

25 сигнальный вход элемента.

529559

ИНИИПИ Закат 5 334/109

Поцписнос

Тираж 1029

Филиал ППП "Патент", и. Ужгороп, уи. Проактиаа, 4

Принцип работы описываемого многоустоичи,вого элемента заключается в следующем.

Запуск элемента производится внешним радиочастотным сигналом с произвольной, по отношению к фазам опорных колебаний, начальной фазой и с частотой колебаний, соответствующей частоте, настройки одного из селективных усилителей, например, 3 блока 1 преобразования частоты, поданным ца вход 37. В блоке 1 преобразования частоты происходит генерирование двух частотных составляю- ап щих.с начальной фазой, равной начальной фазе внешнего сигнала и противоположных по знаку, которые выделяются соответственно селективными усилителями 3 и 4, образующими пару симметрично расстроенных относительно соответствующей ком,бинационной частоты A . Каждая частотная составляющая, снимаемая с выхода усилителей34 соответственно, подается на соответствующий вход дополнительного смесителя 26, где происходит компенсация начальной фазы сигнала. Колебания с выхода смесителя 26 уже с частотой 2 с@1 подаются на вход блока 2 преобразования частоты, где происходит синфазное возбуждение с частотой

2 Lo, являющейся. комбинационной частотой для блока 2 преобразования частоты при удвоенных, частотах опорных колебаний, которые подаются со входов 33-36 через удвоители частоты29 — 32 на соответствующие входы смесителей блока 2 преобразования частоты.

Формула изобретения

Многоустойчивый динамический логический элемент, содержащий два блока преобразования частоты, каждьгй из которых состоит из смесителей и селективных усилителей, соединенных в кольцо, в котором выход каждого смесителя соединен со входом селективного усилителя, выход которого соединен с одним входом следующего смесителя, а вторые входы смесителей соединены с источниками опорной частоты, отличающийся тем, что, с целью уменьшения влияния начальной фазы управляющего сигнала, в него введены дополнительные смесители и удвоители частоты, причем вход каждого дополнительного смесителя соединен с выхо. дом соответствующего селективного усилители первого блока преобразования частоты, выходы дополнительных смесителей соединены между собой и подключены ко входу второго блока преобразования частоты, а удвоители частоты включены между выходами соответствующих источников опорных частот и соответствующими входами второго блока преобразования частоты.

Источники информации, принятые во внимание при экспертизе;

1. Патент США No 3860834, кл, 307 — 289, 14.01.1975 г.

2. Авторское свидетельство СССР Р 102614, М,Кл. Н 03 К 19/00, 05.03.1956 г, (и рототип),