Устройство для приема дискретной информации

 

Союз Советских

Социалистических

Респу6лик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 531293

°:

I t. (61) Дополнительное к авт. свид-ву (22) Заявлено 10. 11.74 (21) 2075115i09 с присоединением заявки № (23) Приоритет (51) М. Кл.-

Н 04 L 1/10

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (43) ОпУбликовано05.10.76 БюллЕтень №,37 (53) УДК 681.327.8 (088. 8) (45) Дата опубликования описания 14.02.77

В.П. Афанасьев (72) Автор изобре i ения (71) 3 аяви тел ь (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к технике передачи данных и может быть использовано в аппаратуре, предназначенной для передачи даиных с решающей обратной связью с непрерывной передачей информации. 5

Известно устройство, предназначенное для обнаружения ошибок, содержащее ограничитель данных, фиксатор входной информации, регистр сдвига, элемент ИЛИ, ограничитель синхросигналов, детектор синхроим- 1р пульсов, блокирующий блок, генераторы импульсов, предварительный коррелятор, дегекторы импульсов, импульсов выборки и счетчик f 11.

В этом устройстве с целью обнаружения ошибок местный код синхронизируется и сравнивается с псевдослучайным кодом, переданным по каналу связи.

Известно также устройство для приема дискретной информации, содержащее основ- 20 ной декодирующий блок, выход которого соединен с входом блокирующего регистра, и первый и второй блоки памяти, информационные входы и выходы которых соединены соответственно через блок для мажоритар- 25 ного сложения с входом дополнительного декодируюшего блока и входом выходного накопителя, другие входы которого подключены соответственно к информационным входам блоков памяти и выходу первого блока памяти (2).

Однако в этом известном устройстве при обнаружении ошибок стираются не только искажения, но и следующие за ней комбинации и при их повторном приеме комбинация, принятая с ошибкой, запрашивается вновь независимо от того, с ошибкой или без ошибки она была принята первый раз.

Причем комбинация, принятая с ошибкой, запрашивается до тех пор, пока не будет принята правильно, что приводит к снижению скорости передачи информации.

Белью изобретения является увеличение скорости передачи информации.

Для этого в у-стройство введены управляющий блок, делитель на три, сравниватель признаков, промежуточный накопитель и блок для запоминания признаков, при этом входы управляющего блока соединены соот ветственно с выходом регистра для блокиров3 53 ки непосредственно, а также через делитель на три, и с выходом сравнивателя признаков, входы которого соединены с выходом основного декодирующего блока непосредсч венно и через блок для запоминания признаков, а выходы управляющего блока подключены соответственно к входу регистра блокировки, другой вход которого соединен с выходом дополнительного декодируюшего блока, и к входам делителя на три, выходного накопителя, сравнивателей и блоков для запоминания признаков и первого и второго блоков памяти, информационные входы которых через промежуточный накопитель соединены с входо л основного декодируюшего блока.

Это позволяет при повторении приема принятую с ошибкой комбинацию выдать из запоминающего устройства, если она при первой передаче была принята правильно. В результате чего можно избежать повторных переспросов тех комбинаций, которые уже были переданы по каналу связи без ошибок.

На чертеже приведена структурная электрическая схема устройства.

Устройство для приема дискретной информации содержит основной декодируюший блок 1, выход которого соединен с одним из входов регистра 2, предназначенного для блокировки, выход которого соединен

= двумя входами управляющего блока 3 непосредственно, а также через делитель 4 на три, третий вход управляющего блока 3 соединен с выходом сравнивателя признаков

5, входы которого соединены с выходом основного декодируюшего блока 1 и через блок для запоминания признаков 6, а выходы управляющего блока 3 подключены соответственно к входу регистра 2, другой вход которого соединен с выходом дополнительного декодируюшего блока 7,и к входам делителя 4, выходного накопителя 8, сравнивателя признаков 5, блока для запоминания признаков 6 и первого 9 и второго 10 блоков памяти, информационные входы которых через промежуточный накопитель 11 соединены с входом основного декодирующего блока 1, а также через блок

12 для мажоритарного сложения — с входом дополнительного декодирующего блока

7 и входом выходного накопителя 8, выходы блоков памяти 9 и 10 соединены также через блок 12 с соответствующим входом, соединенным также с выходом блока памяти

9 непосредственно, выходного накопителя

8, выход которого является выходом устройства, подключенным к регистрирующему устройству (не показан).

Устройство работает следующим образом.

На входы промежуточного накопителя ll и основного декодирующего блока 1 поэле1293 ментно поступают 0 -элементные кодовые комбинации, В случае отсутствия или необнаружения ошибок принятые комбинации с выхода прс межуточного накопителя 11 поэлементно поступают на вход выходного накопителя

8, с выхода которого в случае необнаружения ошибок в следующей кодовой комбинации информационные эгзменты поступают HB pe30 гистрирующее устройство.

При обнаружении в принятой комбинации ошибки сигналом с выхода основного декодируюшего бчока 1 запускается регистр 2, а сигналом с выхода управляющего блока

3, осуществляется блокировка выхода выход.

15 ного накопителя 8. При этом элементы комбинации, предшествующей ошибочной, записанные в выходном накопителе 8, стирают ся сигналом с выхода управляющего блока

3, открываются информационный вход перМ вого блока памяти 9 и вход блока 6 для запоминания признаков, элементы принятой с ошибкой и следующих за ней комбинаций записываются в блоке памяти 9, а их при наки - в блоке 6 для запоминания признаФ ков, причем комбинациям, принятым без ошибки, присваивается признак "О, а принятым с ошибкой - признак "1", При повторном приеме запрашиваемой комбинации регистр 2 сигналом с выхода блока 3 за39 пускается вновь независимо от того, с ошибкой или без ошибки будет принята эта комбинация.

В случае отсутствия ошибок в запрашиваемой комбинации при повторении на выхофф де сравнивателя 5 после приема каждой комбинации образуются соответствующие сигналы, по которым при помощи управляю щего блока 3 повторяемые комбинации записываются на вход выходного накопителя

46 8 непосредственно с выхода промежуточного накопителя 11 или с выхода первого блока памяти 9.

В случае приема комбинации с ошибкой при первом и повторном приемах ее запра ц шивают вновь. В этом случае цикл блокировки начинается сначала.

В случае обнаружения ошибки в запрашиваемой комбинации при повторении выход накопителя 8 блокируется вновь, При этом

gl на выходе сравнивателя признаков 5 после приема каждой комбинации будет образован соответствующий сигнал, в соответствии с которым при помощи управляющего блока 3 элементы повторяемой комбинации

g, записываются во втором блоке памяти 10, стираются, записываются в первом блоке памяти 9 вместо записанных там при первом приеме элементов соответствующей комбинации. В последнем случае в блок

40 для запоминания признаков 6 записывает531293 ся признак "О вместо записанного там признака "1".

При приеме запрашиваемой комбинации в третий раз независимо от наличия или отсутствия ошибок регистр 2 запускается третий раз подряд сигналом с выхода управляющего блока 3, но блокировка выхода накопителя 8 не производится. При этом на выходе сравнивателя 5 образуются сигналы, в соответствии с которыми комбинация, принятая без ошибки хотя бы один раз из трех, выдается на вход накопителя 8 или непосредственно с выхода промежуточного накопителя 11 ипи с выхода первого блока памяти 9. В случае приема комбинации с ошибкой все три раза элементы этой комбинации с выходов промежуточного накопителя 11 и обоих блоков памяти 9 и

10 подаются на входы блока 12 для мажоритарного сложения, rl1e путем поэлементного мажоритарного сложения их формируется новая комбинация, которая подается на вход дополнительного декодируюшего блэка 7, и в случае отсутствия ошибок в ней она поступает на вход выходного накопителя

8, в случае же обнаружения ошибки в ней комбинация запрашивается вновь, и весь цикл блокировки начинается сначала.

Формула изобретения

Устройство для приема дискретной информации, содержащее основной декодирующий блок, выход которого соединен с входом регистра для блокировки, и первый и второй блоки памяти, информационные входы и выходы которых соединены соответственно б

l0

l5

Я через блок дпя мажоритарного сложения с входом дополнительного декодируюшего блока и входом выходного накопителя, другие входы которого подключены к информационным входам блоков памяти и выходу первого блока памяти соответственно, о т л ич а к щ е е с я тем, что, с целью увеличения скорости передачи информации, введе— ны управляющий блок, делитель на три, сравниватель признаков, промежуточный накопитель и блок для запоминания признаков, при этом входы управляющего блока соединены соответственно с выходом регистра для блокировки непосредственно, а также через делитель на три, и с выходом сравнивателя признаков, входы которого соединены с выходом основного декодируюшего блока непосредственно и через блок для запоминания признаков, а выходы управляющего блока подключены соответственно к входу регистра блокировки, другой вход которого соединен с выходом дополнительного декодируюшего блока, и к входам делителя на три, выходного накопителя, сравнивателей и блоков для запоминания признаков и первого и второго блоков памяти, информационные входы которых через промежуточный накопитель соединены с входом основного декодирующего блока.

Источники информации, принятые во внимание при экспертизе, 1. Патент США № 3760354, кл. 340-146. 1, опубл. 1 97 3.

2, Авторское свидетельство СССР № 330561, МКИ Н 04 1/10, 29.01,70 (прототип) .

531293

Составитель Г, Теплова

Редактор А. Зиньковский Техред А. Демьянова Корректор T. Ia6poaa

Заказ 5391/152 Тираж 864 Подписное

UHHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытЫ

113035, Москва, -35, Раушская наб„д.4/5

Филиал ППП "Патент, г. Ужгород, ул, Проектная, 4