Совета Министров СССР по делам нзобретеннй и открытий (53) УДК 681.326(088.8) (72) Авторы изобретения В. М. Долкарт, Ю. М. Евдолюк, М. М. Каневский и В. Н. Степанов (71) Заявитель

Изобретение относится к вычислительной технике, в частности к проектированию процессоров с контролем.

Известны микропрограммные процессоры, содержащие операционный блок, первый выход которого через блок сопряжения с оперативной памятью и регистр кода операций соединен с первым входом первого элемента И, выход которого через первый элемент ИЛИ соединен с первым входом регистра адреса микрокоманд, выход которого через блок памяти микрокоманд соединен со входом регистра микрокоманд, первый и второй выходы которого соединены с первым и вторым входами операционного блока, второй и третий выходы которого шинами начала и конца операции соединены со вторыми входами первого элемента И и регистра адреса микрокоманд соответственно и со входами второго элемента

ИЛИ. Выход второго элемента ИЛИ через первый элемент HE соединен с первыми входами второго и третьего элементов И, выходы которых через первый и третий элементы

ИЛИ соответственно соединены с первым и третьим входами регистра адреса микрокоманд, четвертый вход которого соединен с первым входом счетчика микрокоманд и шиной синхронизации с четвертым выходом операционного блока, пятый выход которого соединен со вторым входом счетчика микрокоманд, а шестой выход соединен с управляющим входом блока памяти микрокоманд и с первым входом четвертого элемента И. Выход четвертого элемента И соединен с единичным

5 входом триггера фиксации сбоя, единичный выход которого соединен с третьим входом операционного блока, седьмой выход которого соединен с первым входом первого узла ветвления, второй вход которого соединен с треть10 им выходом регистра микрокоманд, третий вход соединен со вторым входом второго элемента И и выходом регистра микрокоманд, четвертый выход которого соединен со вторым входом третьего элемента И, выход первого

15 узла ветвления через третий элемент ИЛИ соединен с третьим входом регистра адреса микрокоманд.

Однако в известных процессорах осуществляется контроль микропрограммных последова20 тельностей параллельно с работой процессора только для неразветвленных участков микропрограммы и требует дополнительного времени для выборки проверочных чисел из оперативной памяти, что замедляет работу процес25 сора. Проверка разветвляющихся участков микропрограмм производится только в тестовом режиме и отнимает значительную часть рабочего времени процессора.

Целью изобретения является повышение на30 дежности и увеличение быстродействия.

535567

Предлагаемый микропрограммный процессор отличается от известных тем, что в него дополнительно введены сумматор приращений, второй узел ветвления, узел проверки нуля, триггер, элементы И, ИЛИ, НЕ, ИСКЛЮЧА- 5

ЮЩЕЕ ИЛИ, причем первый вход второго узла ветвления соедин и с одноименным входом первого узла ветвления, второй вход которого соединен с первыми входами пятого и шестого элементов И, через второй элемент 10

НЕ вЂ” с первыми входами седьмого и восьмого элементов И, через четвертый элемент ИЛИ и третий элемент HE вЂ” с третьим входом второго элемента И и с первым входом пятого элемента ИЛИ, со вторым входом второго уз- 15 ла ветвления, третий вход которого соединен с третьим входом первого узла ветвления и с первым входом девятого элемента И, а выход второго узла ветвления соединен со вторым входом пятого элемента И, второй вход шес- 20 того элемента И соединен с четвертым выходом операционного блока, а выход сосдинсн с единичным входом триггера.

Единичный выход триггера соединен со входом четвертого элемента ИЛИ и со вторым 25 входом седьмого элемента И, выход которого соединен со вторым входом девятого элемента И, выходы пятого и девятого элементов И и IIHTQI о элемента ИЛИ I0pe3 шестой элемент

ИЛИ соединены с йервым входом сумматора З0 приращений, первый выход которого соединен с третьим входом счетчик1 микрокомаид, первый выход которого соединен со вторым входом сумматора приращений и через узел проверки нуля вЂ” с первым входом элемента ИС- З5

КЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и входом пятого элемента ИЛИ. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторые выходы счетчика микрокоманд и сумматора прираще- 40 ний через седьмой элемент ИЛИ соединены со вторым входом четвертого элемента И, второй вход восьмого элемента И соединен с шестым выходом операционного блока, а выход соединен с нулевым входом триггера.,Зто позволя- 45 ет осуществлять контроль микропрограммных последовательностей, включая последовательности с ветвлениями, паралелльно с работой процессора и не замедляет его работу, Функциональная схема микропрограммного 50 процессора показана на чертеже.

Микропрограммный процессор содержит собственно аппаратуру 1 процессора и аппаратуру 2 контроля последовательности.

Микрокоманды выбираются из памяти 3 55 микрокоманд в регистр 4 микрокоманды, содержащий поле 5 микрокоманды, поле 6 ветвления, адресное поле 7 и разряд 8 удлинения адресного поля. Поле 5 микрокоманды управляет работой операционного блока 9. 60

Поле 6 ветвления используется в двух назначениях в зависимости от состояния разряда

8 удлинения адресного поля. В обычных микрокомандах в разряде удлинения адресного поля записывается нуль и далее 6 ветвления 65 совместно с адреcHblivf полем 7 образуют полиоразрядный адрес следующей микрокоманды.

Выход четвертого элемента ИЛИ 10 имеет при этом значение нуль и через третий элемент HE 11 разрешается работа второго элемента И 12, который передает поле ветвления через первый элемент ИЛИ 13 в старшие разряды регистра 14 адреса микрокоманд, а адресное поле 7 через третьи элементы И 15, ИЛИ 16 передается в его младшие разряды.

В микрокомандах, в которых производится ветвление по заданному признаку, в разряде удлинения адресного поля 8 записывается еди ница, а в поле 6 ветвления записывается код, соответствующий проверке заданного признака. Выход разряда удлинения адресного поля 8 через четвертый элемент ИЛИ 10 и третий элемент НЕ 11 блокирует работу второго элемента И 12, запрещая передачу поля ветвления в старшие разряды регистра 14, адреса микрокоманд, и адрес следующей микрокоманды определяется адресным полем 7, передаваемым через третьи элементы И 15, ИЛИ 16 в младшие разряды регистра адреса микрокоманд, старшие разряды которого остаются неизменными. Поле 6 ветвления и проверяемые признаки, вырабатываемые операционным блоком 9 на седьмом его выходе передаются иа первый вход первого узла 17 ветвлений, работа которого разрешается при единичном состоянии разряда удлинения адресного поля

8. Выработанный иа выходе первого узла ветвлений код через вход третьего элемента ИЛИ

l6 передается в младшие разряды регистра адреса микрокоманд, изменяя таким образом адрес следующей микрокоманды в соответствии с результатами проверки заданного признака. При этом замещаемые кодом ветвления младшие разряды адреса, записанные в адресном поле 7, должны содержать нули.

Прием информации в регистр 14 адреса микрокоманд стробируется синхронизирующим сигналом, вырабатываемым операционным блоком 9 в процессе выполнения текущей микрокоманды на шине 18 синхронизации.

Выборка микрокоманды управляется операционным блоком 9 с помощью передачи сигналов по шине 19 чтения микрокоманд в память 3 микрокоманд. Связь с оперативной памятью осуществляется с помощью блока 20 сопряжения с оперативной памятью.

Операционный блок 9 осуществляет арифметические и логические преобразования информации и контролирует правильность их выполнения. Правильность считывания информации из памяти 3 микрокоманд в регистр

4 микрокоманды также контролируется IIo четности операционным блоком 9.

Выполнение команды разделено на два цикла: цикл выборки команды из оперативной памяти и адресных преобразований и цикл исполнения команды в соответствии с кодом операции. Цикл выборки команды и адресных преобразований является общим для всех команд, цикл исполнения команды включает

535567 различные микропрограммы для разных команд.

В конце цик,ча выборки команды и адресных преобразований ее код операции передается в регистр 21 кода операции и операционный блок 9 возб .ждает сигнал па шине 22 начала операции. При этом код операции команды ".åðåç первые элементы И 23, ИЛИ 13 передается в старшие разряды регистра 14 адреса микрокоманд и начинает pülnoëíÿòüñÿ микропрограмма цикла исполнения команды.

В конце микрокомапды исполнения команды операционный блок 9 возбуждает сигнал на шине 24 конца операции, который гасит регистр адреса мпкрокомапд и осуществляет переход к выполненьио микропрограммы цикла выборки следующей команды, начинающейся с н7 левого адреса.

При наличии сигнала на шине начала операции или на шине конца операции выход второго элемента ИЛИ 25 имеет единичное значение, выход первого элемента HT 26 имеет нулевое значение и прием информации в регистр

14 адреса микрокоманд из ретлстра 4 микрокоманд через второй элемент И 12 и третий элемент И 15 блокируется, а осуществляется либо путем информации в регистр 14 адреса микрскоманд из регистра 21 кода oIIepBUHH через первые элементы И 23, ИЛИ 13 либо гашение регистра адреса микрокоманд соответственно.

В ходе выполнения циклов выборки и исполнения команды сигналы на шинах начала операции и конца операции отсутствуют, выход второго элемента ИЛИ 25 имеет нулевое значение, а первого элемента НЕ 26 имеет еди ничное значение и прием информации в регистр 14 адреса микрокоманд осуществляется через второй элемент И 12, первый элемент

ИЛИ 13, и третьи элементы И 15, ИЛИ 16 из соответствующих полей регистра 4 микрокоманды, как описано выше. Для возоуждения сигналов на шинах 22 начала операции и шинах 24 конца Операции используются фиксированныс значения кодов ветвления.

При работе микропрограммного процессора весьма важнь1м является контроль р а боты схем образования адреса следующей микрокоманды и схем управления выборкой памяти

3 микрокоманд, так как сбои этой аппаратуры могут привести к нарушениям последовательнсст:1 мик17оксмапд в ми! 1)оп17сграмме, которые не будут обнаружены схемами контроля информ ацп11 EI3 памяти MITKpoкоманд.

1 онтрол1-, микропрограммных последовательностей осушествляется следующим образом.

Все микропрограммы представля1от собой мпкроподпрограммы, внутри которых отсутствуют ветвления. Ветвления Осуществляются

npII переходах От Одной iTIEITipolln 171рограммы и другим. Циклы реализуются обычными, стодами ветвлений, При правильной работе процессора к началу микропрограммы цикла выборки или цикла исполнения команды счетчик 27 микрокоманд должен быть погашен.

5 Рассмотрим выполнение микропрограммы цикла выборки команды. В первой микрокоманде первой микропрограммы пз поля ветвлен17я через девятый элемент И 28. шестой элемент ИЛИ 29 и сумматор приращений 30 в

10 счетчик 27 микрокоманд заносится уменьшенное на единицу 1исло микрокоманд в этой микроподпрограмме. В каждой псследующеи микрокоманде Срез пятый и шестой элементы

ИЛИ 31, ИЛИ 29 и сумматор пр71пащений 30

15 из счетчика микроксманд вычитается единица.

В последней микрокоманде этой мпкпоподпрограммы, в которой осуществляется ветвление, из счетчика 27 микрокоманд нс вычитается единица, а чепез пятый элемент И 32, 2О шестой элемент ИЛИ 29 и сумматор приращений 30 добавляется код ветвящихся разрядов адреса, вырабатываемый вторым узлом ветвления 33.

В первой микрокоманде следующей микроподпрограммы. к которой произошел переход в результате ветвления, из содержимого счетчика 27 микрокоманд вычитается увеличенный на единицу код ветвящихся разрядов адреса и добавляется уменьшенное на единицу чпс.чо микрокоманд в этой микроподпрограмме. Эта информация берется из поля 6 ветвления регистра 4 микрокоманды и чепез ",Святый элемент

И 28 и шестой элемент ИЛИ 29 добавляется в сумматоре приращений 30 к содержимому счетчика 27 мYêðoêoмапд и результат засылается в счетчик микрокоман",. В каждой послсчующей микрокоманде этой микроподпрогпаммы также вычитается единица. В последней микрокоманде этой микроподпрограммы вместо вь .читанпя единицы к счетчику 27 микрокоманд прибавляется код ветвящихся разрядов адреса и т. д.

Работа счетчика микрокомапд опиcàníûvl выше спссобом Ослпсствляется дo выполнения псслечней микрокоманды микропрограммы п.1кла вьтоорки команды, В последней микрокоманде последней микроподпрограммы в от.1И 7ИЕ От TTCCX ПРЕДШЕСТВУЮЩИХ ОКОНЧаНИй микроподпрогра лм с ветвлен71ями пз счетчика микрокоманд вычитается ед77ница. счетчик принимает значение О, возбуждается сигнал

HB шине 22 начала операции и происходит пеосход к микропрограмме цикла исполнения команды, Схемы контпочя проверя1от равенство нулю счетчика 27 микрокоманд и в Ilpoт7ьвпом случае фиксируют собой последовательности.

При неисправности в схемах формирования адреса илп в схемах выборки памяти 3 микро60 команч, и;7и в первом узле ветвления 17 в пропессс выполнения неразветвляюпп>>:c:T мпкропсдп170грамм прсисхсдlг1 пап 1псп:lс псслсдовательности, выполняется чпсло мпкрокоманд, Отчичное от заданного в счетчике мпкрокоманд

175 и к концу выполнения всей микропрограммы

535567 счетчик 27 микрокоманд не будет равен нулю.

При выполнении ветвящихся переходов между микроподпрограммами неисправность в указанных схемах приводит к неправильной коррекции содержимого счетчика микрокоманд в конце операции и фиксируется схемами контроля.

При неисправности в аппарате 2 контроля последовательности происходит неправильный подсчет, и в конце операции счетчик 27 микрокоманд также не будет равен н лю.

Контроль последовательности микропрограммы цикла исполнения команды осуществляется описанным способом. В последней микрокоманде возбуждается сигнал на шине 24 конца опеоации и проверяется равенство нулю счетчика 27 микрокомянд.

Отсутствие сигнала на шине 22 начала операции или шине 24 конца операции при равенстве нулю счетчика 27 микпокоманд восппинимается аппаратурой 2 контроля как сбой последовательHîñòè. Кроме того. появление отри нательного знака и переполнение счетчика микрокоманч также соответствует соою последовательности.

Пео тт.ттт v.ë вот .четтий 17 ппеднлзнлчен .чля Формттрованчя адиева микпокоманды, л

PToIIoé узел ветвлений 33 вЂ” для пттипащеттия содеожимого счетчик." 29 микрокоманд при выполнении условных переходов в микропрограмме. При правичьной работе после выполнения условного пепехода это приращение солсржимого счетчика микоокоманд должно быть скорректировано. Наличие двух д блиро",яттньтх ялов ветвлений позволяет контролировать чтрявильность выпо,чнения ветвлений.

При сбое во втором узле ветвлений 33 происходит прибавление к счетчику 27 микрокоманд поправи. IbHoi кодл ветвящихся разрядов адреса. л при сбое в первом узле ветвлений 17вЂ” переход не к "..àëàïíoé микроподпрограмме, что пттиводттт к IeIIIIaIIIIльной коррекции счетчика 27 микрокоманд в следующей после ветг,.чения микрокоманде, и. в конечном счете, к ттерлвенств нулю счетчика микрокоманд в конце никла выборки или исполнения . Р " л тт "ы.

Пепвая мпкрокомлндя каждой vrmIIoiionIIIIoгттаммы содеттжит в поле 6 ветвления мменьтпенное нл единиттт число микрокоманд в этой микропг>огплмме. Адрес следс тощей за ней микпокомлнды oIIIIe eляется только полем 7, хотя рлзояд удлинения адпесного поля 8 равен

Inлю. Первая микпокоманда каждой микрополпрогпл ммы оппеделяется по состоянию тпиггепа 34. Если триггер находится в единичном состоянии, то это означает, что выполняется пепвая после ветвления микрокоманда, в поле 6 ветвления KQTQDoH содержится код для

«оопекпнп счетчика 27 микрокоманд. Если тттттггетт нлхочится в тт левом состоянии, то поле ветвлеттия выполняемой микрокоманды солержттт либо код гетвления, либо старшие разряды адреса следующей микрокоманды в зависимости от значения разряда удлинения адресного поля 8. Каждое ветвление сопровождается единичным значением разряда удлинения лдресного поля 8, который при наличии импульса на шине 18 синхронизации от5 крывает шестой элемент И 35 и устанавливает в единичное состояние триггер 34. Единичный выход триггера соединен со вторым входом седьмого элемента И 36, первый вход которого через второй элемент HE 37 соединен с раз1О рядом удлинения адресного поля 8.

Вход гашения триггера 34 соединен с выходом восьмого элемента И 38, петтвьтй вход которого через второй элемент НЕ 37 соединен с разрядом удлинения адресного поля 8, а второй вход соединен с шиной 19 чтения микрокоманд. Таким образом триггер 34 vcTBHRBливается в единичное состояние в микрокоманде с ветвлением, а гасится в конце следующей за ветвлением микрокоманды (при чтении второй после ветвления микрокоманды). При этом седьмой элемент И 36 бучет открыт только в течение первой после ветвления микрокоманды и откроет второй Bxoë девятого элемента И 28, первый вход которого связан с полем 6 ветвления регистра 4 микрокоманды..

Выход девятого элемента И 28 соединен со входом шестого элемента ИЛИ 29, выход котопого соединен с первым входом сумматора

30 приращений. второй вход которого соедиЗО нен с первым выходом счетчика 27 микрокоманд, а выход соединен с третьим входом счетчика микпокоманд. Сумматор приращений

30 предназначен для контроля выполнения ветвлений. Через него осуществляется приращение счетчика 27 микрокоманд при выполнении ветвлений и коррекция содержимого счетчика микрокоманд после выполнения ветвлений, Таким образом четтез девятый элемент

И 28 и шестой элемент ИЛИ 29 в первой после

4О ветвления (а также после конца и начала операции) микрокоманде в сумматоре приращений 30 к содеттжимомч счетчика 27 микрокоманд добавляется содержимое поля 6 ветвления и результат помещается в счетчик 27

45 мтткрот<оманд

В процессе выполнения каждой последующей микрокоманды, кроме последней в микроподпрограмме, из счетчика 27 микрокоманд вычитается единица (а также и в микрокомандах конца операции тт начала операттии).

Выход третьего элемента HE 11. связанного по входу через четвертый элемент ИЛИ 10 с разрядом удлинения адресного поля 8 и триггером 34, имеет единичное значение во всех микрокомяндах, кроме псовой и последней микрокоманд каждой MHKIIoIIoчпгтограммы.

При этом выход третьего элемента â€”; l l соедттнен с первым входом пятого элемента

ИЛИ 31, выход которого соелтптен со вхочом шестого элемента ИЛИ 29. Второй вход пятого элемента ИЛИ 31 соедттнетт с выходом гторого элемента ИЛИ 25. котооый iiозб жляется при нлличии сттгналя лттб пл шине 22 начала операции, либо на шине 24 конца операции. В случае возбуждения одного из выхо535567

10 дов пятого элемента ИЛИ 31 через шестой элемент ИЛИ 29 в сумматоре приращений 30 происходит вычитание единицы из содержимого счетчика 27 микрокоманд.

При выполнении микрокоманды с ветвлением выход разряда 8 удлинения адреса подается на первый вход пятого элемента И 32, на второй вход которого подается код ветвящихся разрядов адреса, вырабатываемых вторым узлом ветвлений 33. Выход пятого элемента

И 32 соединен с третьим входом шестого элемента ИЛИ 29. Таким образом при выполнении микрокоманд с ветвлениями код ветвящихся разрядов адреса чевез пятый элемент

И 32 и шестой элемент ИЛИ 29 поступает на вход сумматора приращений 30 и добавляется к счетчику 27 микрокоманд.

Гашение счетчика 27 микрокоманд осуществляется сигналом на шине гашения счетчика

39. Работа счетчика 27 микрокоманд синхронизирована сигналом на шине 18 синхронизации.

Выход счетчика 27 микрокоманд соединен со входом узла 40 проверки нуля, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 41, второй вход которого соединен с выходом втопого элемента

ИЛИ 25. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 41 возбуждается либо когда содержимое счетчика

27 микрокоманд равно нулю, но нет сигналов на шинах 22 начала операции или шинах 24 конца операции, либо когда есть сигналы на шинах начала операции или конца операции, цо счетчик микрокоманд не равен нхлю.

Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 41 соединен с первым входом седьмого элемента

ИЛИ 42, второй вход которого соединен с единичным выходом знакового разряда (отрицательный знак) счетчика микрокоманл, третий

его вход соединен с выходом переполнения сумматора приращений 30, а выход соединен со вторым входом четвертого элемента И 43, второй вход которого соединен с шиной 19 чтения микрокоманл. Выход четвертого элемента И 43 соединен с единичным входом триггера 44 фиксации сбоя, единичный выход которого соединен с третьим входом операционного блока 9.

Таким образом триггер 44 фиксации сбоя устанавливается в елиничное состояние при несовпадении сигналов на шинах начала операции или конца операции с сигналом равенства н лю счетчика микрокоманд, а также в случае переполнения сумматора приращений и появления отрицательного содержимого счетчика микрокоманл. При этом операционный блок

9 прскрящяет выполнение текущей последоватс, ьности.

Формула цзобрстсния

Микропрогпаммньш процессор, содержащий

îITñðяцпл пый 6.лок, пер„ ûé выход которого ссспсз блок сопряжения с опепятивной памятью и регистр кодл операций соединен с первым входом первого элемента И, выход которого через первый элемент ИЛИ соединен

65 тов И и пятого элемента ИЛИ через шестой с первым входом регистра адреса микрокоманд, выход которого через блок памяти микрокоманд соединен со входом регистра микрокоманл. первый и второй выходы кото5 рого соединены с первым и вторым входами операционного блока, второй и третий выходы которого шинами начала и конца операции соединены со вторыми входами первого элемента И и регистра адреса мпкрокоманл соответственно и со входами второго элемента ИЛИ, выход которого через первый элемент НЕ соединен с первыми входами второго и третьего элементов И, выходы которых через первый и третий элементы ИЛИ соответственно соедине15 ны с первым и третьим входами регистра адреса микрокоманд, четвертый вход которого соединен с первым входом счетчика микрокоманд и шиной синхронизации с четвертым выходоM операционного блока, пятый выхол

20 которого соединен со вторым входом счетчика микрокомянл, а шестой выход соединен с vIIравляющим входом блока памяти микрокоманд и с первым входом четвертого элемента И, выход которого соединен с единичным

25 входом триггсра фиксации сбоя, единичный выход которого соединен с третьим входом операционного блока, сельмой выход которого соединен с первым входом первого узла ветвления, второй вход которого соединен с тре30 тьим выходом регистра микрокоманд, третий вход соелинен со вторым входом второго элемента И и выходом регистра микрокоманл, четвертый выход которого соединен со вторым вхолом третьего элемента И, выход пепвого

35 узла ветвления через третий элемент ИЛИ соединен с третьим входом регистра адреса микрокоманд, отличающийся тем, что, с целью повышения надежности и увеличения быстродействия, в него дополнительно введе40 ны сумматор приращений, второй узел ветвления. хзел проверки н .ля. тпиггер. элементы И, ИЛИ. НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход второго узла ветвления соединен с одноименным входом первого узла ветвле45 ния, второй вход которого соединен с первыми входами пятого и шестого элементов И, через второй элемент НЕ вЂ” с первыми входами седьмого и восьмого элементов И, через четвертый элемент ИЛИ и третий э,чемент НЕвЂ”

50 с третьим входом второго элемента И и с первым входом пятого элемента ИЛИ, со вторым входом второго узла ветвления, третий вход которого соединен с третьим входом первого узла ветвления и с первым входом девятого

55 элемента И, а выход второго узла ветвления соединен со вторым входом пятого элемента И, второй вхол шестого элемента И соединен с четвертым выходом операционного блока, а выход соединен с единичным входом

60 триггера, единичный выход котопого соединен со вхо"",ом четвертого элемента ИЛИ и со втоDbIM входом седьмого элемента И, выход которого соелинен со вторым входом девятого элемента И, гыхолы пятого и девятого элемен535567

Составитель T. Арешев

Техред М. Семенов

Корректор Н. Аук

Редактор Н. Коган

Заказ 2495/10 Изд. Ке 1755 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР

llo делам изобретений и открьпий

113035, Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 элемент ИЛИ соединены с первым входом сумматора приращений, первый выход которого соединен с третьим входом счетчика микрокоманд, первый выход которого соединен со вторым входом сумматора приращений и через узел проверки нуля вЂ” с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, .второй вход которого соединен с выходом второго элемента ИЛИ и входом пятого элемента ИЛИ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторые выходы счетчика микрокоманд и сумматора приращений через седьмой элемент

5 ИЛИ соединены со вторым входом четвертого элемента И, второй вход восьмого элемента И соединен с шестым выходом операционного блока, а выход соединен с нулевым входом триггера.! ! ! ! ! ! ! ! ! !

1 ! ! !