Делитель частоты на 3,5

 

|11) 539382

ОПИСАН И Е

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 09.06.74 (21) 2142328/21 (51) М. Е,7."- Н 03. ; 23,, 02 с присоедине||пем заявки ¹

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приор|11ет

Оиубликова||о 15.12.76. Б|оллетснь ¹ 46 (53) УДК 621.374.44 (088.8) Дата опубликования описания 2 !-.12.76 (72) Автор изобретения

В. A. Грехнев (71) Заявитс7ь (54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА 3,5

Изобретение относится к радиотехнике и предназначено для деления входной частоты на 3,5.

Известно устройство, которое содержит триггеры на потенциальных элементах иэлементы И вЂ” НЕ (1).

Однако, данное устройство осуществляет деление частоты только на целое число.

Известно также устройство, которое является более совершенным и содержит три разряда, каждый из которых состоит из триггера памяти, элемента И вЂ” НЕ и коммутационного триггера, нулевой выход которого соединен с единичным входом триггера памяти, единичный выход которого соединен с единичным входом коммутационного триггера, при этом в третьем разряде содержится дополнительный коммутационный триггер, нулевой вход которого соединен с единичным выходом коммутационного триггера, а единичный выход — с нулевым входом коммутационного триггера и с нулевым входом триггера памяти (2).

С целью упрощения устройства в предлагаемом делителе частоты в каждом ив двух первых разрядов единичный выход коммутационного триггера соединен с первым входом элемента И вЂ” HE, второй вход которого подключен к нулевому входу коммутационного триггера своего разряда и к единичному входу коммутационного триггера следующего разряда, а выход к единичному входу комх|утационного триггера следующего разряда, причем второй вход элемента И вЂ” HE второго разряда соединен также с нулевыми входами триггера памяти и коммутационного Tplil I cра первого разряда, при этом единичный выход дополнительного коммутационного триггера соединен с нулевыми входами коммута-!

0 циониого триггера и триггера памяти второго разряда, нулевой выход коммутационного тр|п|гера третьего разряда подключен ко второму входу элемента II — НЕ этого же разряда, а нулевые входы коммуT21lIIQIIHIIx тригге15 ров всех разрядов и единичный вход дополнительного коммутационного триггера подключены к шине тактирующего сигнала.

Н2 чс17тсже 11ок232иа структ1 рная Э.7ект1)ичсс|.ая схема предлагаемого делителя часто20 ты на 35.

Устройство содержит триггеры памяти на элементах 1 — 6, коммутационные тр||ггеры иа элементах 7 — 12, дополнительньш коммутационный триггер на элементах 13 и 14 и эле25 менты И вЂ” НЕ 15 — 17, шину 18 тактируюшсго

cIII 11272, шину 19 выходного сип|ала.

Устройство работает следующим образом.

В исходном состоя|п|п первый и второй триггеры памяти на|ходятся в сд|ып|чиом со30 стоянии, третий трш|гер памяти — в нулевом

539382 состоянии, а тактирующий сигнал, иодыьасмый на шину 18, отсутствует (равец логическому нулю), В этом случае на выходах элементов /, 9, 2, 10, 4, 5, 14, !6, 11 и 12 — логп— ческая единица, на выходах элемс(ггов 8, 3, 10, 13, б и 17 — логический нуль. приходом тактирующего сигнала на выходе элемента 11 появляется сигнал, равный логическому нулю, который устанавливает третий триггер памяп! в c.iiilii:. шос состояние, (! IICj)13blli ll f3TOj)UJI TP ill i !. РЫ i!B 3(Я Гll В ПУ»С

l3OC СОСТОЯ П ПС, ll 1) ll Э 03! ПЫ (3ЫХО;! C B, f C iaaf CJIТ;!

1 7 JJU)I J3(J5fC TС51 сиги а I > j) (1 (3 i! bill i U i Jiiil! Ci3()1( сд((нпцс, который пост3 и((от а выходную

IlIIf fJ) 1 J. 11а)(ичпе св5(зсй с в(>(ход(! э. (смсп ы

1 IIB B.lc)(cIJ1 bl 12, 16, 9 ll 7 If!)cll51Tc) (Зус (Ioявлешпо на выходах этих элсмс(ITUH сп IIB»B, равного лoпl÷åñêому Нулю, хотя трif J ãcj) bJ памяти и IIBJ(eIIJIли свое состояние. После окончания действия тактирующего сигнала на выходах элементов 7, 8, 1, 9, !О, 3, 14, 11, 12 и 6 — логическая единица, на выходах остальных элементов — логический пуль, поэтому с приходом второго тактирующего сигнала логический нуль появляется на выходе элемента 7, который устанавливает первый триггер памяти в единичное состо)и(не. 11ослс окончания тактирующего сигнала на выходе элемента 15 появляется логическая единица, следовательно, с приходом третьего тактирующего сигнала логический нуль появляется па выходе элемента 9, который устанавливает первый триггер памяти в пулевое cocT05JJJffe, а второй триггер памяти в едппнчпос состояш(с, наличие связей с выхода элемента 9 if!1 входы элементов, 10, 15, 7 прспятствуст появлению на выходах этих элементов лог i÷åñêоro нуля, хотя три! Геры памяти и изменили свое состояние. Точно так)ке с приходом четвертого тактирующего сигнала первып триггер памяти устанавливается в CBJJJJJJi (J(oе состояние сигналом, равным логическому пулю, с выхода элемента 7. После окончания действия тактирующего с(ггиылы IJB (3J>lxopc элемента 8 пояВлястся СИГИ ал, 1) Bi)llbli.", ЛОГИческому нулю, следовательно, на выходе элс)>IC IITa 15 будет ЛО(7(чсск (я C7II f J.: ITB, де элемента 10 — логический нуль, . ы Выходе э7е>(епта 16 — v70I I(i(CCI(BЯ C3fffifli(J(1> а !I >fIXOде элемента 12 — логичсский и ..(ь, I;oio;>ый поступает на вход элeмeпта 17, ио, на выходе элемента 17 Г(оя(3»5(стс5(спгпыл, равный логической единице, ко; Орый поступает ны выходную шипу 19. С ((р(:ходом пятого тактп)ующсго спгll;!л,", .70Г.:(>(ссl(I(!(Нуль

Г(оя(3ляст(я па выходе элс::(Ггы 1;. который устанавливает второй и третий тр(>ггеры памяти в нулевое состояние, поэтому с приходом шестого тактирующего сигнала логический нуль появляется на выходе элемент" 9, который устанавливает первый три(гор памяти в нулевое состояние, а второй триггер па J15J J — !3 C.lHIIJf lJIOC СОСтояппс. f приходо)! седы(ого тактирующего сигнала логический нуль снова появляется на выходе элемента 7, который устанавливает первый триггер памяти в единичное сос)оян((е ll схема возвращается в исходное состояние.

Таким образом, на семь выходных f33(ïó.7üсов схема выдает два выходных, т. е. происходит деление частоты на 3,5, причем в f;;o;iпыс ci;(ii;i»ы фор)(пру(отс5! через paJ)Jfbfc

Гс J) IJB. J>i if 1) с (>(с II! i > к1)UЛ(с TUJU, дс, Итс. I> f«l сJ U i ы if!)Bi>U. I Я с1 Uc1 fliccTJJ,. (5(ть Дс Icll !le >! ((с О! i ii<1 /. >! (Ходfibi. 1 Сн! ПЫ, (О;>1 Ilj)ll ЭТО\! U3 ДОГ с i f I и !» с > ь! . > U. I

Ф О 1) м 3 л;! и 3 О О р с т с и и я ,!с»и(с»ь iiBciUT>i ны 3, 5, содержащий три р((зр5(да, каждый IJ3 Оторых состоит из Tpfll repa память, э.(ем< нта И вЂ” НЕ и коммутационпо(о триггера, нулевой выход которо(о соед>(поп с единичным Входом триГГера памяти, ед:.(ничный ьыход которого соединен с еди ((чным входом коммутацио ного триггеры, 25 при этом в третьем разряде содержится дополнительный коммутационный триггер, нулевой гход которого соединен с един) ч ым вы.,одом коммутацпо Иого триггера, а едини шый выход — с нулевым входом комму3Q тациопного триггера и с нулевым входом триггера памяти, отличающийся тем, что, с целью 377pof)TCIJJI5J устройства, в каждом (;з двух ервых разрядов единичный выход коммутационного триггера соединен с

35 исрвым входом элемента И вЂ” НЕ, втopo3 вход которого подключен к нулевому входу триггера памя)i;> к нулевому входу ко.,(>(утaцион(ог0 риггера cBoclo разряда и к единичному

ВХОДУ ком >f) TBIIJIOJJIIO(0 ТрпГГера ."ЛСДующеГО

40, )азряда, а выход — к сдинич! ому входу ком)мутационного триггера следующего разряда, причем второй вход элемента И вЂ” НЕ*второго

;.)В)зр5>ды соединен также с пулевыми входами т;.Нггсры памяти п коммутационного тр„ ггсра .д i.cj)bnlo )«Bj)»pB, при этом единичный выход до,.о>(и((те,"(ь(3ОГО к()х(3(ута((ионного триГГера сосдп((с с улс(3ы.;(и (3хода3(и коммутациоппo! о тр!.ггс;:ы и триггера памяти г>торого раз1 Я (ы> и>> ic 30!(Вы (Од 1<о i>(к(1 TB!I IJOHHo 0 тР((Г

5iJ ры Tj),>Tbс 0 разряда подключен ко гторо.,(у ,3;О (у э ic.-;.Сита 1 — -HE . этого же разряда, а

B3 )f i. 3ЫС ВХО (:>! КОМ (>(> ТЫ и(:0JIHbIX T f);II СРОВ )cc.(пазj)> дОВ Il сд;fill(>п(ыи вход допсл (и тельного коммутационного триггера подклю:с;ff и f::f.!:c тактирующего сип(ыла.

Исто шикп !.JJ()op)IBuIIJI, принятые по вннмаппс при эксгертизе:

1. Авторское свидетельство № 416868, М.

Кл. Н 03К 17,/62, 21.08.72 г.

2. Авторское свидетельство № 426326, >Ч.

Кл. Н ОЗК 23/24, 24.07.72.

539382

Коррсктор Н. Аук

Редактор H. Каменская

Заказ 2810/6 Изд. ¹ 1866 Тираж 1029 Подписное

UHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель М. Аудринг

Текред Е. Петрова

1 !