Аналоговое запоминающее устройство

 

ОП ИГРАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

i» 54I20l

Союз Советск

Соцналнстическнх.

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.04.73 (21) 1913211/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.12,76. Бюллетень М 48

Дата опубликования описания 11.01.77 (51) М, Kä г G 11 С 27/00

Государственный комитет

Совета 1йнннстров СССР по делам нзобретеннй н открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

В. И. Кузьмичев, Б. И. Ланцман, В. Г. Лесков и А. Н. Рудаков (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

1 изобретение относится к области вычислительной техники и может быть использовано в аналоговых и аналого-цифровых вычислительных машинах в схемах квантования сигналов по времени, при создании линий задержки и т. д.

Известно и широко применяется в вычислительных машинах запоминающее устройство, строящееся с применением ячеек памяти.

Пр о с тей ш а я ячейка содержит конден сатор памяти, усилитель-повторитель и ключ. Основным параметром запоминающего устройства является отношение времени хранения к времени записи. Простейшая ячейка памяти характеризуется минимальным временем записи, а казанное отношение ограничивается недостаточным входным сопротивлением повторителя, определяющим время хранения. Существует ряд схем, улучшающих работу ячейки памяти в режиме записи информации (режим слежения). Такая ячейка содержит помимо ключа, конденсатора памяти и повторителя, операционный усилитель, подключаемый в режиме за писи в цепь отрицательной обратной связи, улучшающий в этом режиме точность слежения и уменьшающий время записи. Однако на режим хранения усилитель влияния не оказывает.

Известно также устройство, наиболее близкое к изобретению по технической сущности, содержащее ячейки памяти, выход последней из которых связан с выходом устройства и одним из входов первой ячейки памяти, другой вход которой соединен через ключ с входом

5 устройства, управляющий вход ключа подключен к шине управления, управляющие входы ячеек памяти подсоединены к выходам генератора соответственно, и шину питания.

Основным недостатком указанной схемы яв)О ляется малое время хранения, ограниченное величиной входного сопротивления усилителяповторителя ячейки памяти.

Цель изобретения — увеличение времени хранения информации.

15 Это достигается введением в устройство масштабного блока и дополнительного ключа, вход которого подключен к шине питания, выход дополнительного ключа соединен с управляющим входом генератора, управляющий

20 вход дополнительного ключа подключен к шине управления, выход первой ячейки памяти— к входу масштабного блока, выход масштабного блока к входу последней ячейки памяти, управляющий вход которой соединен с ши25 ной управления.

На чертеже представлена схема аналогового запоминающего устройства.

Оно содержит ключ 1, установленный в цепи входного сигнала и управляемый командЗО ным импульсом, поступающим по шине управ541201

3 ления 2, ячейки памяти 3, 4, масштабный блок

5, вход которого соединен с выходом ячейки памяти 3, а выход — с входом ячейки 4, генератор 6 управляющих импульсов с двумя выходами, ключ 7 и шину питания 8. Каждая из ячеек 3, 4 содержит ключ, вход которого является входом ячейки, конденсатор памяти и усилителыповторитель. Выход ключа ячейки памяти соединен с конденсатором памяти и входом усилителя-повторителя. Выход усилителя- повторителя служит выходом ячейки памяти (3, 4), а вход его — вторым входом ячейки памяти (3, 4). Управляющий вход ключа является управляющим входом ячейки памяти

З,,другой вход которой соединен с выходом ключа 1. Управляющие входы ячеек памяти

3, 4 соединены соответственно с выходами генератора 6 управляющих импульсов, а управляющий вход ячейки памяти 4, кроме того,— с шиной управления 2. Питание на генератор

6 подается с шины питания 8 через ключ 7, управляющий вход которого соединен с шиной у правления 2.

Аналоговое за поминающее устройство работает в,двух режимах: записи и хранения.

Режи м записи. При подаче команд ного импульса на управляющие входы ключей

1 и 7 и ячейки памяти 4 аналоговый сигнал записывается на конденсаторе памяти ячеики 3 и через масштабный блок 5 на конденсаторе памяти ячейки 4. Ключ 7 размыкается и снимает питание с генератора 6, чтобы предотвратить случайное замыкание ключа ячейки памяти 3 им пульсом генератора 6 в момент записи, так как при этом образовался бы контур с положительной обратной связью (ячейки памяти 3 — масштабный блок 5— ячейки памяти 4) и создались бы условия для самовозбуждения схемы.

P ежи м хр а н ения. По окончании командного импульса ключ 1 размыкается, ключ 7 замыкается, напряжение питания inoдается на генератор 6 управляющих импульсов. Генератор вырабатывает две бесконечные во времени последовательности импульсов, смещенных одна относительно другой на

own p едел ен н ы и интер в а л вр ем ен и. Ч а сто та сл едования импульсов на обоих выходах генератора одинакова и постоянна. Она определяется допустимой ошибкой аналогового запоминающего устройства, в режиме хранения и постоянной времени конденсаторов памяти ячеек 3, 4. Генератором управляющих импульсов может служить, например, питающая сеть переменного тока. В этом случае один полупериод напряжение сети управляет ячейкой памяти 3, другой — ячейкой 4. Таким образом происходит поочередное обновление информации на ячейках памяти 3 и 4. В период отсутствия управляющих импульсов с выходов генератора 6 ко нденсаторы памяти ячеек 3 и 4 разряжаются через входное сопротивление соответствующих усилителей-повторителей (ошибка хранения).

Однако благодаря попеременному включению ключей ячеек памяти 3 и 4 эта ошибка может быть существенно уменьшена, так как в схеме происходит попеременная передача напряжений с конденсатора памяти ячейки 4 на конденсатор памяти ячсйки 3 и с конденсатора памяти ячейки 3 через масштабный блок 5, восстанавливающий запомненный уровень сигнала, на конденсатор памяти ячейки4.

Коэффициент передачи масштабного блока

5 выбирается таким, чтобы восстановить на конденсаторе памяти ячейки 4 первоначально запомненную величину напряжения (компенсировать разряд конденсаторов памяти ячеек 3 и 4 за время между последовательными импульсами, приходящими на ключ ячейки памяти 3, 4 с генератора 6), например, если частота следования импульсов — ), постоянные времени разряда конденсаторов памяти ячеек памяти 3, 4 одинаковы и равны Тр,,ширина импульсов равна половине периода следования, то коэффициент персдачи масштабного блока 5 определяется выражением

"=(.;- )

При этом на выходе аналогового запоминающего устройства на пряжение представляет собой сумму постоянной составляющей, равной за помненному значению напряжения

U>, и пульсаций треугольной формы с частотой f и амплитудой

2f ҄— 1

Таким образом, за счет периодического восстановления напряжения на конденсаторе памяти ячейки 4 время хранения предлагаемого аналогового запоминающего устройства существенно увеличивается. При испытаниях лабораторного макета запоминающего устройства на предприятии-заявителе при Тг,=

=1 сек (С=10 мкф, Р„=0,1 мгом) получено время хранения 200 сек (погрешность менее 5 /О). Время же хранения отдельной ячейки памяти при указанных параметрах схемы было бы 0,05 сек.

Формула изобретения

Аналоговое запоминающее устройство, содержащее ячейки памяти, выход последней из которых соединен с выходо;I устройства и одним из входов первой ячейки памяти, другой вход которой соединен через ключ с входом устройства, управляющий вход ключа подключен к шине управления, управляющие входы ячеек памяти подсоединены к выходам генератора соответственно, и шину питания, отличающееся тем, что, с целью увеличения времени хранения информации, в устройство введены масштабный блок и дополнительный ключ, вход которого .подключен к шине питания, выход дополнительного ключа соединен с управляющим входом генератора, 541201

Составитель А. Воронин

Техред Е. Петрова

Корректор 3. Тарасова

Редактор И. Грузова

Заказ 3004/11 Изд. № 1920 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, гр. Сап>нова, 2 управляющий вход дополнительного ключа подключен к шине управления, выход первой ячейки (памяти подключен к входу масштабного блока, выход которого соединен с входом последней ячейки памяти, управляющий вход которой соединен с шиной управления.