Матричное операционное устройство

 

О П И С А Н И Е (>543937

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено03.01,75 (21) 2092411/24 с присоединением заявки ¹ —(23) Приоритет (43) Опубликовано 25.01,773эюллетень №3 (45) Дата опубликования описания16.05.77 (51) М. Кд.

606 F 7/38

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681,327 (088.8) (72) Авторы изобретения

Е. М, Репетюк и Ю. А. Хаскин (71) Заявитель (54) МАТРИЧНОЕ ОПЕРАЦИОННОЕ УСТРОЙСТВО

Изобретение относится к цифровой вычислительной технике и предназначено для использования в электронных вычислительных машинах и быстродействующих процессорах.

Известно матричное устройство умножения, содержащее матрипу умножения, регистры множимого и множителя Я. Однако такие устройства обладают большой аппаратурной избыточностью и не могут выполнять другие арифметические операции..0

Наиболее близким по техническому решению к предложенному является ycтройство, содержащее в каждой ячейке одноразрядный сумматор, один вход которого подключен через элемент ИЛИ к выходам двух элементов И; выход одноразрядного сумматора 4 -строки и $ -столбца матрицы подключен к одному из входов одноразрядного сумматора (1 + 1)-строки и () 1)столбца матрицы, и шины уйравлення 21.

Однако такое устройство не может выполнять операции сложения и вычитания и имеет недостаточную модульность структуры по краям матрицы.

Бель изобретения — расширение функпи« опальных возможностей.

Эта цель достигается тем, что устройство содержит в каждой ячейке по два сумматора по модулю два, первые входы которых в каждой строке матрицы подключены к первой шине управления, вторые входы пер вого сумматора по модулю два в каждой строке матрицы подключены ко второй шине управления и к одному из входов первого элемента И, вторые входы вторых сумматоров по модулю два в каждом столбце матрицы подключены к одному нз входов второго элемента И и к входу устройства, выходы сумматоров по модулю два подключены к другим входам соответствующих элементов И.

На чертеже показана схема устройства.

Устройство содержит одноразрядные сум маторы 1, элементы ИЛИ 2, элементы И

3 и 4, сумматоры 5 и 6 по модулю два, шины управления 8 и 9, входные 7, 10 н 11 и выходные 12 и 13 шины.

Работа устройства начинается с подачи на его входы кодов настройки и операн543937 з дов. При выполнении операции деления сигнал с инверсного выхода 12 каждой предыдущей строки подается на входы 9 и 11 предыдущей строки. При выполнении умножения результаты с выходов 13 первых сумматоров каждой строки, кроме первого сумматора первой строки, подаются на входы 10 первой строки, т.е, результат с выхода 13 второй строки подается на вход 10 первого сумматора первой строки, результат с выхода 13 третьей строки— на вход 10 сумматора первой строки и т.д.

Операнды при сложении подаются на входы 8 и 10, код настройки на входы 8 и 9. При этом в разряды матрицы, расположенные в первой строке, на входы

8 и 9 подаются коды»1» и»0, соответственно, а на остальные входы 8 и 9 коды "О». Таким образом, результат сло- 29 жения образуется на выходах сумматоров первой строки. Сигнал переноса распространяется от младшего разряда к старшему.

Так как на входы 8 и 9 подаются коды

О", то результат без изменения передается на выходы 12 первого столбца матри« цы. Операция вычитания выполняется подачей на входы 8 и 9 первой строки кодов

"1» и "1», а на входы 8 и 9 следующих строк - кодов "О» и "О."Так как вход 9 зо в операциях сложения и вычитания не участвует в качестве информационного, для упрощения логической группы схем 2-6 этот вход используется в качестве дополнительного входа настройки для выпол- 35 нения операций сложения и вычитания. Предложенное устройство обладает более широкими функциональными возможностями, что достигнуто введением. в него сумматоров по модулю два и новой организацией связей.

Формула изобретения

Матричное операционное устройство, содержащее в каждой ячейке одноразрядный сумматор, один вход которого подключен через элемент ИЛИ к выходам. двух элемен тов И, выход одноразрядного сумматора -строки и j .столбца матрицы подключен к одному из входов одноразрядного сумматора (1 + 1)- троки и (g -1)-етоб-: ца матрицы шины управления, о т л и ч аю ш е е с я тем, что, с целью расширения функциональных возможностей, устройство содержит в каждой ячейке по два сумматора по модулю два, первые входы которых в каждой строке матрицы подключены к первой шине управления, вторые входы первого сумматора по модулю два в каждой строке матрицы подключены ко второй шине управления и к одному из входов первого элемента И, вторые входы вторых сумматоров по модулю два в каждом столб« це матрицы подключены к одному из входов второго элемента И и к входу устройства, выходы сумматоров по модулю два подключены к другим. входам соответствующих элементов И.

Источники информации, принятые во внимание при экспертизе:

1. Патент Франции Ne 2098559, кл.

С 06 F 7/00, 1972, Авторское свидетельство СССР

¹ 360663, М.Кл . g 06 F 7/52, 1972 (прототип) .

Редактор Т. Иванова

Заказ 872/64 Тираж 818 Подписное

ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/-"

Филиал ППП "Патент", r. Ужгород, ул, Проектнан, 4

Г

Г

Составитель В. Жуков

Техред М. Левицкая Корректор И, Гоксич