Ячейка памяти для регистра сдвига

 

О П И С А Н И Е <и> 546938

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 23.01.75 (21) 2100208/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.02.77. Бюллетень № 6

Дата опубликования описания 17.03.77 (51) М. Кл. G 11С 19/00

Государственный комитет

Совета Министров СССР (53) @ZAN,K 681.327.66 (088.8) по делам изобретений и открытий (72) Автор изобретения (71) Заявитель

А. Я. Спасибухов

Украинский научно-исследовательский институт мясной и молочной промышленности (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в арифметических устройствах

ЭВМ.

Известны ячейки памяти для регистров сдвига, содержащие основной и вспомогательный триггеры, а также логические элементы И и ИЛИ, которые работают следующим образом.

В первом такте во вспомогательный триггер ячейки принимается состояние основного триггера некоторой другой фиксированной ячейки памяти, а во втором такте — состояние вспомогательного триггера передается основному триггеру этой же ячейки (1).

Однако такие устройства непригодны для построения регистров, в которых операция сдвига осуществляется по произвольно выбираемой части операнда или нескольким таким частям.

Наиболее близкой по технической сущности к данному изобретению является ячейка памяти регистра сдвига, содержащая элементы

И, выход первого из которых соединен с одним из входов основного триггера, выходы которого соединены с первым и вторым выходами ячейки памяти, один из входов первого элемента И подключен к одному из входов второго элемента И и выходу третьего элемента И, один из входов которого соединен с шиной сдвига, вспомогательный триггер и элемент ИЛИ.

Работа такой ячейки памяти происходит следующим образом. Сигнал с шины сдвига

5 осуществляет установку основного триггера данной ячейки в состояние, в котором находился основной триггер соседней ячейки, в том случае, если обе этп ячейки соответствуют разрядам, входящим в состав отрезка

10 операнда, участвующего в сдвиге. Это обеспечивается специальными сигналами, при формировании которых используются сигналы состояний вспомогательных триггеров всех ячеек, предшествующих данной. Из подобных

15 ячеек памяти может быть построен регистр, в котором операция сдвига осуществляется не только по всему операнду, но и по одной из двух его частей, на которые он в процессе выполнения операции может быть разбит (2).

Недостатком такого устройства является его относительная сложность, заключающаяся в большом количестве используемых логических элементов и связей между ними, на25 личин цепей, приводящих к длительным переходным процессам, а также непригодностьдля построения регистров, в которых операция сдвига может осуществляться по произвольному числу произвольно выбираемых отрез30 ков операнда.

546938

С целью упрощения ячейки памяти и расширения области ее применения в ней выход второго элемента И подключен к другому входу основного триггера, другой вход второго элемента И соединен с выходом четвертого элемента И, входы которого соединены с первым и третьим входами ячейки памяти, выход элемента ИЛИ подключен к другому входу первого элемента И, а входы элемента ИЛИ соединены со вторым и четвертым входами ячейки памяти, другой вход третьего элемента И соединен с третьим выходом ячейки памяти и одним из выходов вспомогательного триггера, второй выход которого соединен с четвертым выходом ячейки памяти.

На чертеже показана принципиальная схема предлагаемой ячейки памяти.

Ячейка памяти содержит основной и вспомогательный триггеры 1 и 2; шину сдвига 3; первый, второй, третий и четвертый элементы

И 4 — 7; элемент ИЛИ 8; первый, второй, третий и четвертый входы 9 — 12; первый, второй, третий и четвертый выходы 13 — 1б.

Входы 9 — 12 служат для соединения данной ячейки памяти соответственно с выходами 13 — 16 аналогичной соседней ячейки, расположенной со стороны поступления ин<рормации. Установка основного триггера данной ячейки в состояние, в котором находится основной триггер соседней ячейки, осуществляется в том случае, если вспомогательные триггеры обеих ячеек находились в единичных состояниях. 11ри этом единичный сигнал, поступающий по входу 11 на один из входов элемента 7, и нулевой сигнал, поступающий по входу 12 на один из входов элемента 8, обеспечивают поступление сигналов с единичного (вход 9) и нулевого (вход 10) выходов основного триггера соседней ячейки на входы элементов 5 и 4 соответственно. Г1оэтому сигнал с шины сдвига, прохождение которого через элемент b разрешено сигналом с единичного .выхода вспомогательного триггера данной ячейки, поступает на установку основного триггера в состояние, в котором находился основной триггер соседней ячейки. При нулевом состоянии, вспомогательного триггера соседней ячейки на один из входов элемента 7 подается нулевой сигнал. Он поступает по входу 11 ячейки памяти и устанавливает на выходе элемента 7, а следовательно, и на одном из входов элемента 5, нулевой сигнал.

Поэтому установка основного триггера данной ячейки в единичное состояние невозможна. В то >ке время единичный сигнал, поступающий в ячейку памяти по входу 12 на один из,входов элемента 8, проходит и на вход элемента 4. Поэтому если вспомогательный триггер данной ячейки находится в единичном состоянии, то первый же сигнал сдвига устанавливает основной триггер в нулевое состояние. Такая установка необходима потому, что в этом случае данная ячейка соответствует крайнему разряду отрезка операнда, выделенного для участия в операции сдвига. При нулевом состоянии вспомогательного триггера данной ячейки сигналы сдвига в схему не гроходят, и состоя!.пя триггеров не изменя:отcR. Работу устройства плл!о"тр»руют следуюПЦ!(Е COOT>IOL 1-:ПЯ: г

<, 5Д х !.!/ где у, !г! — значения сигналов установки

l0 основного триггера в нулевое и ед;.н; чное состояния соответствен io, у — значение сигнала с единичного выхода вспомогательного

15 триггера, х ь у — значения сигналов с единичных выходов соответственно основного и вспомогательного триггеров ячейки памяти, 20 предшествующей данной, S — сигнал сдвига.

В формировании cI;Iналов ро и !р! используются сигналы состояний триггеров только данной и соседней ячеек и пе используются сигналы состояний триггеров в "ех ячеек, предшествующих данной. Эго исключает образование цепей формирования сигналов с длительными переходными процессами, Технико-экономическая эффективность устройства заключается в меньше.,! количестве требуемых для его построения элементов и связей, а также в упрощении связей. По сравнению с прототипом количество эле.;!еитов сокращается на один, связей — на два и, кроме того, исключаются связи, образующие цепи. в которых протекают длительные переходные процессы. Элементы и связи данпой ячейки памяти позволяют расширить область ее применения.

B частности, такая ячейка пригодна для соз40 дания регистров, в которых операция сдвига может выполняться по произвольному числу про,!звольпо выб!;рае:..ых отрезков операнда.

Прп этом выбранные для участия в операции отрезки операнда отмеч ioi os единицами в регистре числа, образованного вспомогательными триггерами ячеек памяти.

Фо р мул а изобретения

Ячейка памяти для регистра сдвига, содер>кащая элементы И, выход licpBQI o пз которых соединен с одним пз входов основного

55 триггера, выходы которого соединены с первым и вторым выходами ячейки памяти, один из входов первого элемента И подключен к одному пз входов второго элемента И и выходу третьего элемента И, од.!н пз входов кото60 рого соединен с шиной сдвига, вспомогательный триггер и элемент ИЛИ, отличающ а я ся тем, -ITo, с целью упрощения ячейки памяти и расширения области ее применения, в ней выход второго элемента И подключен к

05 другому входу основного триггера, другой

546938

1б

Составитель А. Воронин

Текред Е. Жаворонкова

Редактор И. Каменская

Корректор О. Тюрина

Заказ 330718 Изд. № 187 Тираж 759 Подписное

Ц11ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 вход второго элемента И соединен с выходом четвертого элемента И, входы которого соединены с первым и третьим входами ячейки памяти, выход элемента ИЛИ подключен к другому входу первого элемента II, а входы элемента ИЛИ соединены со вторым и четвертым входами ячейки памяти, другой вход третьего элемента И соединен с третьим выходом ячейки памяти li с одни,1 из выходов всгомогательного триггера, второй выход которого соединен с четвертым выходом ячейки памяти.

Источники информации, принятые во внимание прп экспертизе:

5 1, Шигин А. Г. Цифровые вычислительные машины. Изд-во «Энергия», М., 1971, с. 158 — 194.

2. Авторское свидетельство СССР № 44б115, М. Кл.- аС 11С 19/00, приоритет от

Г0 13.06.72.