Запоминающая ячейка для регистра сдвига

 

() () 533991

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со)оз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07.04.75 (21) 2123099/24 (51) М Кч в G 11С 19/28

G 11С 11/40 с присоединением заявки №

ГосУдаРственный комитет (23) Приоритет

Совета Министров СССР по делам изобретений Опубликовано 30.10.76. Бюллетень № 40 (53) УДК 681.327 66 (088.8) и открытий

Дата опубликования описания 20.10.76 (72) Авторы изобретения В. И. Золотаревский, В. П. Сидоренко, А. Д. Ткачук и В. М. Некрасов (71) Заявитель (54) ЗАПОМИНАЮЩАЯ ЯЧЕЙКА ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к области вычислительной техники и может использоваться при построении регистров сдвига.

Известны запоминающие ячейки для регистра сдвига на МДП-транзисторах, содержащт1е триггер с перекрестными связями, каскад записи и проходной транзистор, исток которого соединен с входной шиной, а затвор— с шиной тактовых импульсов (1).

Однако эти устройства имеют такие недостатки, как большая мощность потребления, а также сложность управления и, как следствие, большие аппаратурные затраты.

Наиболее близким техническим решением к изобретению является запоминающая ячейка для регистра сдвига, содержащая триггер на

МДП-транзисторах, транзистор управления, включенный в одно из плеч триггера, узел записи и проходной транзистор, исток которого соединен с входной шиной, а затвор — с шиной тактовых импульсов (2).

Недостатком данной запоминающей ячейки для регистра сдвига является большая мощность потребления от источника питания, обусловленная тем, что в одном из состояний схемы мощность потребляется как одним из плеч триггера, так и каскадом записи. Большая мощность потребляется также от генератора тактовых импульсов в режиме подтверждения состояния «1», Цель изобретения — уменьшение потребляемой мощности устройства.

Это достигается тем, что в запоминающей ячейке узел записи выполнен на полупроводниковом диоде и МДП-транзисторе, затвор и исток которого соединены соответственно со стоком и затвором проходного МДП-транзистора, а сток через полупроводниковый диод— со стоком транзистора управления.

10 На чертеже представлена принципиальная электрическая схема запоминающей ячейки для регистра сдвига.

Она содержит триггер на МДП-транзисторах 1 — 4, транзистор 5 управления, включен15 ный в одно из плеч триггера, проходной МДПтранзистор 6, узел записи, включающий полупроводниковый диод 7 и МДП-транзистор 8, шины тактовых импульсов 9, питания 10, нулевого потенциала 11 и входную шину 12.

2О Запоминающая ячейка работает следующим образом.

При поступлении на шину 9 тактовых импульсов уровня «1», транзисторы 1 — 5 образуют триггер, так как открывается транзистор

5 управления и замыкает цепь обратной связи.

Одновременно открывается транзистор 6 и передает информацию на затвор транзистора 8.

Уровень «О» на входной шине 12 не влияет

30 на состояние триггера.

533991

Формула изобретения

Составитель В. Фролов

Техред 3. Тараненко

Редактор И. Грузова

Корректор A. Галахова

Заказ 2268/17 Изд, № 1694 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д, 4 5

Типография, пр. Сапунова, 2

С подачей уровня «1» открывается транзистор 8, однако, ток через узел записи не протекает вследствие того, что на истоке транзистора 8 действует уровень «1», близкий по величине к напряжению питания. Следовательно, мощность от источника питания будет потреблять лишь одно из плеч триггера. В этом режиме при наличии уровня «1» одновременно на входной шине 12 и на выходе схемы диод

7, будучи смещенным в обратном направлении, ограничивает ток потребления от генератора тактовых импульсов, протекающий по цепи: шина 9 тактовых импульсов — транзистор 8, диод 7, транзисторы 3 и 5 — шина 11 нулевого потенциала.

По окончании тактового импульса закрывается транзистор 5 управления, разрывающий цепь обратной связи триггера, и транзистор 6, отключающий затвор транзистора 8 от входной шины 12, информация с затвора транзистора 8 переписывается на выход схемы. Если на затворе транзистора 8 записан уровень «О», мощность потребляет одно из плеч триггера, если же уровень «1» — только узел записи, так как транзисторы 4 и 5 находятся в закрытом состоянии.

При этом обеспечивается надежное закрывание транзистора 4, поскольку сопротивление открытого транзистора 8 и диода 7, смещенного в прямом направлении, значительно меньше сопротивления нагрузочного транзистора 1.

С поступлением уровня «1» и очередного тактового импульса замыкается цепь обратной связи в триггере, открывается проходной

4 транзистор 6 и на затвор транзистора 8 подается очередной сигнал с входной шины 12.

По окончании тактового импульса сигнал переписывается на выход схемы.

Выполнение узла записи на полупроводниковом диоде и транзисторе выгод но отличает предлагаемую запоминающую ячейку от указанного прототипа, так как позволяет уменьшить мощность, потребляемую как от источ1О ника питания, так и от генератора тактовых импульсов.

15 Запоминающая ячейка для регистра сдвига, содержащая триггер на МДП-транзисторах, транзистор управления, включенный в одно из плеч триггера, узел записи и проходной транзистор, исток которого соединен с входной

2р шиной, а затвор — с шиной тактовых импульсов, отличающаяся тем, что, с целью уменьшения потребляемой мощности устройства, в нем узел записи выполнен на полупроводниковом диоде и МДП-транзисторе, затвор

25 и исток которого соединены соответственно со стоком и затвором проходного МДП-транзистора, а сток через полупроводниковый диод— со стоком транзистора управления.

30 Источники информации, принятые во внимание при экспертизе;

1. Авт. св. № 342223, кл. G 11С 19/00, 1970.

2. Патент Японии № 45 — 4128, кл, 98 (5) С

112, 1970.