Аналоговое запоминающее устройство

 

(i» ss»os

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистиыеских

Республик (61) Дополнительное к авт, свид-ву (22) Заявлено 26.06.75 (21) 2150856/24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 25.03.77. Бюллетень № 11 (4S) Дата опубликования описания 15.06.77 (51) М. Кл. G ll С27/00

Государственный комитет

Совета Министров СССР

Il0 делам изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Автор изобретения

Г. С. Сергеев (71) Заявитель

Специальное конструкторское бюро систем промышленной автоматики (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к . аналоговой вычислительной технике и может быть использовано в устройствах автоматики, вычислительной и контрольно-измерительной техники.

Известно аналоговое запоминающее устройство, содержащее коммутатор и многоустойчивый элемент, предназначенное для записи, длительного хранения и выдачи информации, представленной в аналоговой форме, Наиболее близким к изобретению по своей технической сущности является устройство,содержзщее последовательно соединенные коммутатор и статический многоустойчивый элемент, выход которого подключен к выходу устройства, и шину входного сигнала. Статический многоустойчнвый элемент этого устройства содержит последовательно соединенные усилители постоянного тока с дифференциальным входом и цепь обратной связи.

Однако это устройство имеет сложную схему, вследствие необходимости подбора элементов его усилителей, коэффициент усиления каждого из которых должен строго равняться двум, и необходимости подбора корректирующей цепи обратной связи, требования к параметрам которой повышаются с увеличением (с целью повышения точности работы устройства) числа последовательно соединенных усилителей, образующих замкнутый контур. Это снижает надежность работы устройства. Наличие элемента с большим коэффициентом усиления (последовательного соединения усилителей) снижает помехоустойчивость устройства. Кроме того, обеспечивается возможность запоминания напряжения лишь одной полярности, так как полярность за,поминаемого напряжения должна соответствовать

1п полярности опорного напряжения, подаваемого на входы усилителей статического многоустойчивого элемента.

Цель изобретения — повышение помехоустойчивости устройства.

1н Достигается это тем, что в аналоговое запоминающее устройство введен интегратор, один иэ входов которого соединен с шиной входного сигнала, другой вход интегратора соединен с выходом устройства, выход интегратора подключен к входу оО коммутатора, На чертеже представлена функциональная схема устройства, Аналоговое запоминающее устройство содержит последовательно соединенные коммутатор 1 и

25 статический многоустойчивый элемент 2, выход

551705 ем которого годключен к выходу устройства, шину 3 входного сигнала и интегратор 4. Один из входов интегратора 4 соединен с шиной 3 входного сигнала, другой вход интегратора 4 соединен с выходом устройства, выход интегратора 4 подключен к входу коммутатора 1. Выходной сигнал снимается с клеммы S устройства.

Статический многоустойчивый элемент 2 состоит из триггеров (двухпозиционных реле с гистерезисом) имеющих неодинаковые пороги срабатывания, и суммирующего усилителя. Статический многоустойчивый элемент 2 выполняет следующие функции: а) если сигнал на входе статического многоустойчивого элемента, увеличиваясь, последовательно проходит вначаre через первое, затем через зторое и последующие положительные пороговые значения, то в соответствующие моменты времени переключаются триггеры статического многоустойчивого элемента — вначале первый триггер, затем второй и так далее, вследствие чего сигнал на выходе устройства увеличивается скачками соответственно вначале на величи;,уЬ,, затем на величину Ь2 и так далее, причем выбором весовых сопротивлений суммирующего усилителя статического многоустойчивога эл мента обеспечивается выполнение следующих условий 4 = 4 з < 4 + 4, П + 1 2 " П гдс n — число триггеров статического многоустойчивого элемента: э) если сигнал на входе статического многоустойчивого элемента. уменьшаясь, последовательно проходит вначале через первое, затем через второе и последующие отрицательные пороговые значения, то переключаются соответственно вначале первый триггер, затем второй и так далее, вследствие чего сигнал на выходе статического многоустой чвого элемента уменьшается скачками — вначале на величину Й„затем на величину Ь, и так далее.

В качестве триггера и суммирующего усилителя статического многоустойчивого элемента 2 могут быть использованы интегральные микросхемы усилителя постоянного тока (УПТ), дополненного соответственно цепями положительной и отрицательной обратных связей.

Интегратор 4 устройства описывается уравнениz =- --/(х + у)от, где х и у — соответственно сигналы на входе и в ыходс аналогового запоминающего устройства;

z — сигнал на выходе интегратора 4.

Функциональное назначение интегратора 4 — выявление знака алгебраической суммы сигналов х и у и формирование сигнала г характеризующегося тем, что . при каждом изменении знака суммы сигналов х и у сигнал z плавно изменяется так, что его проиэволная по времени имеет знак, протнвопо5 !

О

И

И

50 ложный знаку этой суммы, а при неизменном знаке суммы сигналов х и у сигнал zизменяясь,,достигает предельно отрицательного или предельно положительного значения соответственно при положительном или отрицательном знаке этой суммы, после чего продолжает оставаться на достигнутом уровне.

В качестве интегратора 4 может быть использована интегральная микросхема УПТ, дополненная цепью отрицательной емксстной обратной связи.

При замыкании связи между выходом интегратора 4 и входом статического многоустойчивого элемента 2 с помощью коммутатора 1 замыкается контур следящей системы, которая, благодаря наличию отрицательной обратной связи, отрабатывает рассогласование иэ любого исходного состояния, в результате чего на выходе устройства устанавливается сигнал, равный по абсолютной величине сигналу на его входе, но имеющий противоположную полярность.

Отработка рассогласования происходит следующим образом. Если в момент замыкания системы сумма сигналов, подаваемых на входы интегратора

4, не равна нулю, например, меньше нуля, то сигнал на выходе интегратора 4 монотонно увеличивается. о

При этом сигнал на входе статического многоустойчивого элемента 2 проходит вначале через первое, затем второе и последующие положительные пороговые значения, вследствие чего состояние статического многоустойчивого элемента 2 изменяется через определенные промежутки времени, и сигнал на его выходе и на выходе устройства увеличивается ступенчато — вначале на величину Ь!, затем на величину

Ж1 и так далее, до тех пор, пока сумма сигналов на входе и выходе устройства не станет равной нулю или больше нуля. Если эта сумма станет больше йуля, то процессы протекают в обратном направлении.

При этом сигналы на выходе интегратора 4 и входе статического многоустойчивого элемента 2 монотонно уменьшаются и проходят вначале через первое, затем через последующие отрицательные пороговые значеиия, вследствие чего сигнал на выходе устройства ступенчато уменьшается — вначале на величину Ь1, затем Ь, и так далее.

После нескольких циклов отработки рассогласования сигнал иа выходе устройства становится равным по абсолютной величине сигналу на его входе с колебаниями с пренебрежимо мапой амплитудой, равной 0,5 LL>. Для получения полярности выходного сигнала, совпадающей с полярностью сигнала на входе устройства, последнее может быть дополнено инвертирующим усилителем.

При раэмыкании связи между выходом интегратора 4 и входом статического многоустойчивого элемента 2 с помощью коммутатора 1 устройство переводится в режим хранения сигнала. При этом достигнутое значение сигнала на выходе устройства, определяемое состоянием статического многоустойчивого элемента 2 в момент раэмыкания сис551705

Составитель А. Воронин

Техред О. Луговая

Редактор Е. Гончар

Корректор И. Гокснч

Тираж 762 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 130/28

Филиал ЛПП " Патент ", г. Ужгород, ул. Проектная, 4 темы, остается неизменным при изменении сигнала на входе устройства.

Заданная точность работы устройства достигается применением соответствующего числа и триггеров статического многоустойчивого элемента 2, число устойчивых состояний которого 2" . Увеличение числа триггеров статического многоустойчивого элемента 2 не приводит к потере устойчивости устройства. Требуемое быстродействие устройства достигается выбором достаточно малого времени интегрирования интегратора 4.

Использование нового элемента — интегратора, а также выполнение статического многоустойчнвого элемента на триггерах обеспечивает упрощение аналогового запоминающего устройства, повышение его надежности, помехоустойчивости и запоь.инанне сигналов любой полярности без перестройки устройства.

Формула изобретения

Аналоговое запоминающее устройство, содержащее последовательно соединенные коммутатор и статический многоустойчивый элемент, выход ко10 торого подключен к выходу устройства, и шину входного сигнала, о т л и ч а ю щ е е ся тем, что, с целью повышения помехоустойчивости устройства, в него введен интегратор, один из входов которого соединен с шиной входного сигнала, другой вход интегратора соединен с вых дом устройства, выход интегратора подключен к входу коммутатора.