Устройство для деления без восстановления остатка

 

(11) 553616 о и и с А 4 и е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 04.09.75 (21) 2169801/24 с присоединением заявки №вЂ” (23) Приоритет

Опубликовано 05.04.77. Бюллетень № 13

Дата опубликования описания 25.05.77 (51) М. Кл.е G 06F 7/52

Гасударственный комитет

Саввта Министров СССР па делам изобретений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения

А. В. Евдокимов, В. П. Жариков, Л. В. Каплан, Л. Э. Крейндлин и В. С. Хайков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

БЕЗ ВОССТАНОВЛЕНИЯ ОСТАТКА

Йзобретение относится к вычислительной технике и предназначено для использования в вычислительных машинах.

Известны устройства для деления без восстановления остатка со сдвигом остатка и частного влево на один разряд, содержащие регистр делителя, связанный с преобразователем кода и блоком анализа знаков, подключенным к регистру делимого (остатка), блок суммирования, регистр частного и логические элементы (1).

Недостатком этих устройств является избыточность аппаратуры.

Наиболее близким к изобретению по техническому решению является устройство, содержащее регистр делимого, регистр делителя, регистр частного, сумматор, причем выход регистра делителя подключен к первому входу сумматора, второй вход которого подключен к выходу регистра делимого, вход которого подключен к выходу сумматора (2).

Недостатками этого устройства являются наличие большого количества оборудования и необходимость введения значительного количества дополнительных функциональных связей для реализации других арифметических операций, Целью изобретения является упрощение устройства.

Эта цель достигается тем, что в предлагаемое устройство введены два элемента «И», триггер и элемент «И — ИЛИ», к входам которого подключены выходы старших разря5 дов регистра делителя и регистра делимого, выход элемента «И вЂ” ИЛИ» подключен к первым входам элементов «И», вторые входы которых подключены к соответствующим выходам триггера, выходы элементов «И» под1О ключены к соответствующим младшим разрядам регистра частного, имеющего цепи сдвига на два разряда влево.

На чертеже изображена блок-схема устройства.

15 Устройство содержит регистр частного 1, регистр делимого 2, регистр делителя 3, сумматор 4, элемент «И — ИЛИ», триггер б, элементы «И» 7, 8.

Устройство работает следующим образом.

Перед началом вычисления делитель находится в регистре 3, делимое (остаток) — в регистре 2. Регистр 1 сброшен, триггер б находится в состоянии, при котором открыт элемент «И» 7.

Цикл образования пары разрядов частного следующий.

В регистре 1 производится сдвиг на два разряда влево. Элемент «И — ИЛИ» 5 по состоянию знаковых разрядов регистров 2 и 3

553616

3 определяет режим работы сумматора 4 и образует в предпоследнем разряде регистра 1 первую цифру частного. Делимое с регистра

2 передается на сумматор 4 со сдвигом на два разряда влево, а делитель — со сдвигом на один разряд влево.

Сложение (вычитание).

Результат сложения (вычитания) заносится в регистр 2, Триггер 6 перебрасывается, открывая элемент 8. Элемент 5 по состоянию знаковых разрядов регистров 2 и 3 определяет режим работы сумматора 4 и образует в последнем разряде регистра 1 вторую цифру частного, Делитель с регистра 3 и остаток с регистра 2 передаются в сумматор 4 без сдвига.

Результат сложения (вычитания) заносится в регистр 2. Триггер 6 перебрасывается, открывая элемент «И» 7.

Цикл образования пары разрядов частного закончен. Первая цифра частного — она будет являться в сформированном частном знаковым разрядом — всегда противоположна ее истинному значению. Поэтому, цепь сдвига знакового разряда регистра частного выполнена инверсной.

Таким образом, введение дополнительных элементов позволило сократить цикл сдвига в регистре частного, а, следовательно, и количество элементов в этом регистре.

Дальнейшее упрощение цепей сдвига регистра частного будет связано с введением дополнительных элементов управления для соответствующих разрядов регистра частного.

Формула изобретения

Устройство для деления без восстановления остатка, содержащее регистр делимого, регистр делителя, регистр частного, сумматор, причем выход регистра делителя подклю1р чен к первому входу сумматора, второй вход которого подключен к выходу регистра делимого, вход которого подключен к выходу сумматора, отличающееся тем, что, с целью упрощения устройства, в него введены

15 два элемента «И», триггер и элемент «И—

ИЛИ», к входам которого подключены выходы старших разрядов регистра делителя и регистра делимого, выход элемента «И—

ИЛИ» подключен к первым входам элемен2р тов «И», .вторые входы которых подключены к соответствующим выходам триггера, выходы элементов «И» подключены к соответствующим младшим разрядам регистра частного, имеющего цепи сдвига на два разряда

25 влево.

Источники информации, принятые во внимание при экспертизе:

1. СССР. Авторское свидетельство Ке 398948, G 06F 7/39, 1972,г.

3р 2. СССР, Авторское свидетельством 251934, G 06Г 7/52, 1969 г.

Устройство для деления без восстановления остатка Устройство для деления без восстановления остатка 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх