Табличное устройство для модульного умножения в системе остаточных классов

 

"И Е

ИЗОЬЕЕтЕНИЯ пи 550636

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 18.05.71 (21) 1655105/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.77. Бюллетень № 10

Дата опубликования описания 21.03.77 (51) М. Кл е С 06F 7/52

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681 325 57 (088.8) (72) Авторы изобретения

Ю. П. Соборников, Н. А. Долинская и А. П. Пахомова (71) Заявитель

Институт автоматики Министерства приборостроения, средств автоматизации и систем управления СССР (54) ТАБЛИЧНОЕ УСТРОЙСТВО ДЛЯ МОДУЛЬНОГО

УМНО)КЕНИЯ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

Изобретение относится к вычислительной технике.

Известны табличные устройства для умножения в системе остаточных классов (СОК), содержащие матрицу фиксирующих коды элементов и связанные с ней через вентильные схемы и формирователи операндные дешифраторы и логические схемы поиска.

Целью изобретения является повышение быстродействия и упрощение устройства.

Построение табличной схемы умножения в

СОК для машинных множеств значительных по величине модулей, сочетающей в себе более высокую экономичность и быстродействие, достигается соединением выходов одноступенчатых операндных дешифраторов строк (столбцов) принятого табличного базового квадрата через группы интегральных вентильных элементов со входами транзисторных ключей и формирователей, причем управляемые входы вентильных элементов связываются с соответствующими выходами логической схемы поиска базового квадрата относительно диагонали табличного квадранта; соединением коллекторных выходов транзисторных ключей и эмиттерных выходов формирователей через импульсные диоды интегральных сборок и первичные обмотки координатных трансформаторов (по числу узлов базового квадрата), причем вторичные обмотки трансформаторов через импульсные диоды связываются с началами кодовых проводов расшифровки значений узлов базового квадрата в пассивных трансформаторных линейках, соответственно

5 для прямых и аддитивно инверсных кодов результата, а концы проводов через интегральные ключевые схемы (по числу абсолютно различных базовых квадратов в квадранте), управляемые от одноступенчатого дешифрато10 ра номеров базовых кадратов квадранта, подключены к общей земляной шине; соединением управляемых концов вторичных обмоток трансформаторов пассивных линеек с соответствующими выходами логической схемы по15 иска квадрантов относительно осей арифметической таблицы.

В отличие от известных, в предложенном табличном устройстве дополнительно к свойствам симметрии двухаргументных таблиц

20 арифметических операций используются микроструктурные свойства таблиц, обеспечивающие однозначность взаимного отображения значений функции между сходно расположенными квадратными табличными конфигура25 циями, начиная с базового квадрата со стороной в 2 значения аргументов и более. Это позволяет свести определение узловых значений арифметических таблиц к поиску их в местах только одного базового квадрата (принадле30 жащего табличному квадранту), расшифровку

550636

65 значений которых в зависимости от номеров квадратов и квадрантов, составляющих таблицу, с целью двукратного ускорения общего быстродействия табличной схемы производить параллельно с поиском. Для предложенного табличного устройства для умножения используется радиотехнический принцип построения с учетом реальных задержек элементов без внутренней логической тактировки. В схеме применены квадрантно «свернутые» пассивные кодовые линейки на радиочастотных ферритах (более быстродействующие, чем оперативные запоминающие ячейки на феррптах с прямоугольной петлей гистерезиса) с экономичной записью кодов проводниками прошивки.

Практическая реализация изобретенйя иллюстрируется на машинном множестве взаимно простых модулей целочисленной неизбыточной СОК: 32, 31, 29, 27, 25, обеспечивающем машинный диапазон М= 19418400.

На фиг. 1 показана таблица умножения по модулю 29 (с акцентированием квадрантов и базовых квадратов); на фиг. 2 — функциональная схема модульного умножения; на фиг, 3 — принципиальная схема поиска базовых квадратов квадрантов с последующей их расшифровкой; на фиг. 4 — принципиальная схема узла ключ — формирователь; на фиг.

5 — таблица соединений выходов ключей и формирователей (через первичные обмотки координатно-узловых трансформаторов); на фиг. 6 — таблица неисходных групп номеров базовых квадратов квадранта (выбираемых соответствующими ключевыми интегральными схемами) .

Как и обычно, в предложенной схеме модульного умножения используются свойства симметрии арифметической таблицы относительно осей, проходящих между узловыми знаm; — 1 m;+1 чениями для и ; для модуля

2 2 т,=29 (см. фиг. 1) оси проходят между операндными значениями 14 и 15, образуя четыре табличных квадранта. Условно сложенная относительно горизонтальной и вертикальной осей симметрии арифметическая таблица (квадрант для операндных значений 0 — 14 оставлен неподвижным) приобретает свойства взаимной аддитивной дополнительности значений совмещенных узлов до величины модуля, причем главная диагональ неподвижного квадранта и побочные диагонали налагаемых квадрантов, определяющие квадрантную диагональную симметрию узловых значений, совпадают. Оставшийся квадрант (для операндных значений 15 — 28), симметричный относительно собственной главной диагонали, может быть сложен с неподвижным квадрантом относительно побочной диагонали таблицы (проходящей через пересечение осей симметрии) и проявляет при этом абсолютную тождественность значений совмещаемых узлов. Сказанное определяет возможность реализации в схеме модульного умножения только части одного квадранта (например, для операндных значений 0 — 14), ограниченной двумя его сторонами и главной диагональю (т. е. 120, а не 841 узловых значений). Однако в предложенной схеме умножения, за счет не использовавшихся ранее микроструктурных табличных свойств, физически реализуется только один базовый квадрат квадранта (со стороной, не менее 2 значений операнда). По соображениям минимизации общих аппаратурных затрат и наилучшего разбиения между дешифраторами и другими узлами табличной схемы допустимого временного запаздывания оптимальным базовым квадратом для машинного множества двончно-кодированных модулей (32, 31, 29, 27, 25) оказывается квадрат со стороной 2, n=2 (см. фиг. 1). Всем узлам принятого базового квадрата присваиваются соответствующие порядковые номера состояний (от 1 до 16).

Используемые свойства табличной микроструктуры проявляются при этом в однозначности взаимных отображений соответствующих узловых значений сходно расположенных базовых квадратных конфигураций, составляющих конкретный квадрант (так, 0-е значение узла базового квадрата 00 — 00, как показано на фиг. 1, взаимнооднозпачно соответствует значениям 16 н б узлов квадратов 01 — 01 и

10 — 10, соответственно, и все три названные значения определены одним и тем же состоянием с номером 1 и т. д.). Базовые квадраты, расположенные симметрично относительно главной диагонали квадранта, характеризует абсолютная тождественность не только зеркально симметричных номеров состояний, но и собственно значений соответствующих узлов (поэтому все квадраты квадранта, включая и неполные, можно разбить только на 10, а не на 16 несходных групп, как показано на фиг. 6). При схемной реализации единственного базового квадрата определение любого узлового значения таблицы модульного умножения сводится к поиску этого значения среди узловых мест (состояний) базового квадрата и к параллельной во времени расшифровке значения состояния (прямого либо аддитивFIo инверсного) в зависимости от места базового квадрата в том илп ином квадранте таблицы.

Отметим, что параллельный во времени поиск места базового квадрата в таблице может производиться при этом без использования операции кодового сравнения, ухудшающего временные характеристики схемы.

Входы табличной схемы модульного умножения (см. фиг. 2) по кодовым цепям 1 и 2 для операндов Х и У связываются в цифровой вычислительной машине (ЦВМ) с выходами соответствующих параллельных операндных регистров (на фиг. 2 не показаны), кодовые цепи 3 для Z — с параллельным операндным регистром, в который засылается результат модульной арифметической операции.

При условии нахождения кодов операндов Х и Y в своих регистрах и готовности регистра

550636 для Z к приему результата табличная схема по внешнему сигналу управления с шины 4 срабатывает за время единичного машинного такта. Входные одноступенчатые пространственные дешифраторы 5 (ДШь, — Х, У) собраны на импульсных диодах интегральных сборок и служат для преобразования («свертки») операндных аргументных колов в десятичные коды номеров столбцов (строк) базового квадрата 00 — 00. Входной одноступенчатый дешифратор 6 (ДШ вЂ” Х вЂ” Y) служит для перобразования операнлных кодов в номера базовых квадратов неподвижного квадранта таблицы, число котор..ьх (и количество выходных цепей) в силу зеркальной симметрии узловых значений квадранта относительно собственной главной диагонали сокращается с

2 " до 2" — (2" +1), т. е. с 16 до 10 (см. фиг. 6).

Выходы (цепи) 7 и 8 лешифраторов 5 через группы интегральных вентильных элементов (ГИВЭ) 9 связаны соответственно со входами токовых транзисторных ключей 10 и формирователей 11 илп, наоборот, в зависимости от расположения базового квадрата относительно диагонали квадпанта. Логическая схема (ЛСПК) 12, осуществляющая этот поиск, по цепям 13 соединена своими входами с соответствующими выходами дешифратора 6 номеров базовых квадратов квадранта; цепи 13 и 14 ЛСПК связаны с соответствчющими управляемыми входами групп ГИВЭ 9. Ключевые транзисторы 15 и транзисторы 16 формирователей (см. фиг. 4) нормально закрыты за счет заземления базовых входов 17 через вентпльные элементы ГИВЭ 9 и шину 4 (см. фиг. 2). Транзисторы 15 и 16 в ключах 10 включены по схеме с общим эмпттером, а в фопмпрователях 11 — с общим коллектором. Коллекторные выходы 18 транзисторов ключей и эмиттерные выходы 19 транзисторов формирователей соединены вместе через импульсные диоды 20 интегральных сборок и пепвпчные обмотки координатно-узJIoBblx тпансформатопoB 21 в соответствии с таблицей (см. фпг. 5). Вентильные импульсные диоды 20 первичных оомоток включены в направлении, совпадаюгцем с проводимостью открытых ключевых транзисторов 15. В качестве вентильпых диодов используются ими льсные диоды интегральных сборок типа

LI1-04; коорлппатные трансформаторы собраны

Hÿ топоидальных сердечниках, Феппит марки

М1000 НМ; трапзистопы ключей и формирователей — типа КТ 315Л. пабочпй импульсный ток — 10 лА; ДШь ДШ., ДШ собраны на диодах интегральных сборок с учетом необходимого быстродействия, они могут быть собраны и на стандаптных интегральных схемах.

Вторичные обмотки координатно-узловых трансформаторов 21 через вентильные импульсные диоды 22 (по числу несходных гпупп базовых квадратов квалпанта, равному 10 на обмотку) сборок (ДС) 23 (см. фиг. 2) соединены coîòâåòñòâåïïo с ачаламп кодовых про5

ЗЭ

65 водников прошивок пассивных ферритовых линеек (ПКЛ) 24 (см. фиг. 3). Для уменьшения времени расшифровки используются две пассивные линейки (ПКЛ) 24: одна — для прямых, другая — для аддитивно инверсных кодов результата, в соответствии со свойствами квадрантов, симметричных относительно осей таблицы. Общее число (36) импульсных вентильных диодов 36 равно произведению числа координатно-узловых трансформаторов (УТР) группы 21, показанной на фиг. 2 (состояний базового квадрата), на число несходных групп базовых квадратов квадранта в таблице модульного умножения. Для схемной реализации любой модульной таблицы множества (32, 31, 29, 27, 25) необходимо только 10;к,16=160 кодовых диодов, причем за счет временного параллелизма в поиске узлового места базового квадрата квадранта и расшифровке его значения примерно вдвое сокращается и время выборки величины произвольного табличного узла.

Вентильные диоды 22 интегральных сборок

23 (типа LU,-04) включены в направлении (см. фиг. 2 и 3), проводящем для ключевых интегральных схем (КИ) 25 (типа 1ЛБ336 сер. 133, И 63.088.023 ТУ), с соответствующими коллекторнымп цепями которых соединены концы кодовых проводов (первичные обмотки тпансформаторов) обеих пассивных линеек (ПКЛ)

24. Число ключевых интегральных схем (КИ)

25, входы которых связаны с управляющими выхоламп ДШЗ 6, для мно:кества модулей (32, 31, 29, 27, 25) равно 10, а их принадлежность к расшифровке конкретной группы базовых квадратов квадранта отражена в таблице, приведенной на фпг. 6.

В проводящем состоянии КИ 25 подключают концы коловых проводов ПКЛ 24 к общей земляной ивине. Начала втоппчных обмоток трансформаторов обеих ПКЛ (см. фиг. 3, 2) соединены со входными цепями соответствующих разрядных интегральных усилителей считывания результирующих колов (У. Сч.) 26.

Кодовые трансформаторы ПКЛ выполнены а ферритах марки М1000 НМ; в качестве усилителей параллельного считывания 5-разрядных кодовых сигналов используются интегральные усилители типа 1УБ221 АК. Концы вторичных обмоток трансформаторов линеек соединяются с общей земляной шиной соответственно через цепи 27 и 28 и логическую схем поиска квадпантов относительно осей арифметической таблицы ЛСПО 29. управляемые входы которой по цепям 30 и 31 связаны с выходами операнлных дешпфраторов ДШ и ДШ . Так обеспечивается передача сигналов прямых либо аддптпвно инверсных кодов результата Z на усилители У. Сч. 26 в зависимости от выбора конкретной ПКЛ 24 (квадранта таблицы) . Логические схемы поиска

ЛСПК 12 и ЛСПО 29 представляют собой схемы совпадения, собранные из интегральных элементов типа «Логика-2», сер. 133, И 63.088.023ТУ. Выходы У. Сч. 26 связывают550636 ся со входными цепями регистра для результата Z.

Предварительное занесение в операндные регистры кодов Х и Y по цепям 1 и 2 приводит в соответствующее активное состояние дешифраторы ДШь ДШ2 и ДШЗ 5 и 6 (см. фиг. 2), и на единственном выходе каждого из них появляется потенциал. Потенциал с выхода

ДШз 6 открывает одну из интегральных ключевых схем КИ 25, соединяя концы кодовых проводов обеих ПКЛ 26 для соответствующего базового квадрата (см. фиг. 6) с общей земляной шиной. Однако в ппиведенной в активное состояние от ДШ1 и ДШ (по цепям 30 и

31) логической схеме поиска ЛСПО 29 связывается с земляной шиной только цепь 27 или 28 в зависимости от выбпанного опепанлными кодами табличного квадпанта. Тем самым к выдаче кодовых сигналов пезультата Z на усилители У. Сч. 26 подготавливается гпуппа вторичных обмоток только одной ПКЛ 24 (заземлением концов). Приведенная в активное состояние от ДШ 6 по цепям 13 схема поиска ЛСПК 12 подготавливает (по пепи 13 или 14) к включению соответствующие вентильные элементы 32 (см. Фиг. 4), на входы которых по цепям 7 и 8 подаются также выходные потенпиалы опеванлных дешифпатопов

ДШ и ДШр. Благодаря дополнительному воздействию потенциала с определенного выхода ЛСПК 12 в зависимости от расположения выбранного базового квадрата относительно главной диагонали квадранта, выходной сигнал трехвходовых вентильных элементов, соответствующий потенциалу опепандного лешийратора ДШ1 (ДШ ), подается через разделительный элемент 33 на вход фопмирователей

11 или ключей 10.

Пви подаче импульсного упвявляюшего сигнала УС по цепи 4 (см. фиг. 21 тпанзистопы единственного ключа 10 и единственного Фопмивователя 11 схемы. ппедвяпительно выбвянные с помощью ДШь ° 5 ЛСПК 12 и ГИВЭ

29, отпираются, и в пепвпчной обмотке коопдинатно-узлового твансфопмятова. обшей лля ключа 10 и Формирователя 11, возникает токовый импульс. Так как пви этом выбивается конкретный кооплинатный тпансйопматоп пз всей гвупщ трансйопматоров (У.Тп.) 21. я единственной интегральной ключевой схемой

КИ 25 пвелвапительно включен только один из диодов 22 (см. Фиг. 3 и 4), связанный со втопичной обмоткой выбпанного тпансйовматора 21, то только по одному из кодовых пповодов каждой линейки ПКЛ 24 ппохолит импульсный ток. Пви этом кодовые сигналы искомого результата опепации появляются ня активных выходных обмотках только одной

ПКЛ 24, коды прошивки котовой соответствуют предварительно выбпанному с помогцью схемы поиска ЛСПО 29 квадпанту таблипы.

Таким образом. с активных выходов ПКЛ

24 на входы У. Сч. 26 параллельно подается группа сигналов, соответствующая единственному коду результата.

ЗО

8

В экспериментальной схеме остаточного двоично-кодированного модульного умножения время запаздывания относительно момента подачи управляющего сигнала УС не превышает 0,3 лкс.

Итак, отличительными признаками изобретения являются оригинальные решения (на основе дополнительного использования микроструктурных свойств таблиц) схемы поиска узловых значений в малом базовом квадрате и табличном квадранте, исключающие непроизводительное кодовое сравнение и позволяющие ограничиться физическим фиксированием только количества кодов, равного удвоенному произведению числа состояний принятого базового квадрата на число несходных групп базовых квадратов табличного квадранта, а не квадрату модуля COK. Благодаря возможному параллелизму в подготовке выдачи результата операции и поиске узлового места базового квадрата быстродействие табличной схемы при использовании одноступенчатых операндных дешифратопов практически повышается вдвое. Перестройка модульной табличной схемы с целью ее использования для всего машинного множества модулей (32, 31, 29, 27, 25) затрагивает в основном перепайку выходов ДШь 2, з, начала и концов кодовых проводов ПКЛ.

Принципы построения описанной табличной схемы применимы и для реализации экономичных больших интегральных схем (на пороговых элементах и магнитных пленках) для модульного остаточного умножения.

Формула изобретения

Табличное устройство для модульного умножения в системе остаточных классов, содержащее матрицу фиксирующих коды элементов, например координатных трансформаторов, и связанные с ней через вентильные, ключевые элементы и формирователи операндные дешифраторы и логические схемы поиска, и логические элементы, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения быстролействия, в нем выходы операндных дешифраторов строк (столбцов) базового квадрата матрицы через соответствующие группы интегральных вентильных элементов связаны со входами транзисторных ключей и формирователей, а управляемые входы вентильных элементов соединены с соответствующими выходами логической схемы поиска базового квадрата относительно диагонали квадранта; коллекторные выходы транзисторных ключей и эмиттерные выходы формирователей соелинены друг с другом через интегральные сборки и первичные обмотки координатных твансформаторов, а вторичные обмотки трансформаторов связаны с началами кодовых шин расшифровки значений узлов фазовых квадратов в дополнительно введенных пассивных трансформаторных линейках, соответственно для прямых и аддитивно инверсных кодов результата, концы кодовых шин через интегральные

550636

10 ключевые схемы, связанные с дешифратором номеров базовых квадратов квадранта, подключены к шине нулевого потенциала, причем входы управления вторичных обмоток

10 77

00 07

25 26

1g 20

2 28

17 !8

15 14 15 16

1 г г! гг

567 о о о о о о оао

5 6 7 о о а а оооо

1,У 74 !5 16 о а о о ооо

09!О

2 28

25 26 г! гг

17 18

1у 20

1 г ао

2527

2 4

18 15

9 11

2628 1

76 !в го

21 25

70 72 74

22

5 В

28 2

1О и 76 !9

2427 1! го

2 26

9 12

7=- !в г1

2 2!

8 22!

5 17

7О !4

21 25

26 1,У 7 1!

11 1621

72 76

20 24 28

251 6

2527 2 6

7 121722

В 15

275

15 20

5 10

I9 24

18 25

01

27 4

7g 25 2

5 11

15 21

10 16

2026 д Я

18 24

1 775

17 2о

6 12

1 8

15 22

5 10

17 24

4 11 1825

275 12

6 1520

7 74

Z7 28

26 5!

5 21

7 15

25 2

2 28

В 16

24 д

11 20

2 2

26 б

75 24

9 18

27 7

2!!

18 28

7 17

16 26

9 Ig

10 20

7 18

14 25 б 77

28 10

1 18 28

268 19

15 24

279 202

11 22

517

258

77236 78

248275

10 22

20 Л

У 274

171 14

2 7426

7 2 4

12 24

7 19

12 25

6 19

18 2

7а 2z

15 26

1 15

2 16

4 18

822721

25 10 24

74 28

12 261!

15 27

4 795

15 1

28 14

25 9

2172 В

17,7 18

27 ID

2 71

24 10

2Р!

25 10

2 15

17 4

5218 4

18 6 гб 11

14 !

19 6

11 27!

2 28 15

229 2

2715 3

8 25

19 7

9 26

2 12

28 16

17 5

4 21

22 10

22 927

16 5

1 79

2817 б

18 7

15 4

2D !2

5 2!10

28 11 4 гд

15 5 24 !4

7 Z616

2 10

22 12

В 2717

19 У

28 18

25!

5 2 гв 7970 1

12 42 !7

18 9

7 27

27 12!

5 б 26

26 1577

20 11

70 4 24

18 10 2

2 22

У 1

16 8

22 14 б 27

21 !о

5 2

14 7

12 5

27 20

251811 4

28 21

2 79

2 2417

23 16 9

22 15

В 1

19 1о

9 5 2620

2 25

10 Ф 27

24 18

11 5

28 22 76

25 17!

2 6

10 5

20 15

21 1В

11 6

2 2

78 !5 В

26 22 18

2217 12 7 б 2 2725

4 282о

24 !У

76 12

19 15

11 7

5 28

10

25 г!

17 15

24 21

12 У

7 4

1g 16 !5 10

5228

26 2о

14 11 8

20 17

177! 9

1У 17 15

24 22

27 25

20 18,У 1 2826

2d" 21

12! а

10 9

12 1!

8 7

2120 !У

28 27

76 15 14U

26 25

242 22

2 1 фиг. 1

71 7927

1б 25 5

212 72

6,74 22

1425 5

22 с7 7(5 трансформаторов линеек соединены с соответствующими выходами логической схемы поиска квадрантов относительно осей арифметической таблицы, 1725 4 12

1 1019 2 !

4245 15

Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов Табличное устройство для модульного умножения в системе остаточных классов 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх