Устройство для вычисления сумм произведений

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пп 550637

Саюэ Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 10.11.75 (21) 2188729/24 с присоединением заявки ¹ (23) Приоритет (51) М. Кл, G 06F 7) 52

Государственный комитет

Совета Министров СССР по делам изобретений изобретений ОпУбликовано 15.03.77, Бюллетень № 10 (53) УДК 681.3(088.8) и открытий

Дата опубликования описания 21.03.77 (72) Авторы изобретения Б. Н. Малиновский, В. П. Боюн, Л. Г. Козлов и Ю. А. Сабельников (71) Заявитель Ордена Ленина Институт кибернетики АН Украинской ССР (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ

Изобретение относится к вычислительной технике и может быть использовано при построении различных специализированных вычислительных устройств и машин.

Известны устройства умножения, состоящие из трех регистров и системы функциональных сумматоров, соединенных по матричной схеме (1, 2)). При вычислении суммы парных произведений в известных устройствах необходимо вместо третьего регистра использовать сумматор. При этом время вычисления суммы

Й парных произведений п-разрядных чисел можно представить в виде

7 - " — сум. + (4 + 1) сум. — (t> yz + t . + t ) )

X (+ 1) с+ (1) су.м. где t„- время суммирования двух 2п-разрядных чисел;

t — время суммирования на однозначном сумматоре;

4 — время прохождения сигнала черезз элемент И.

Однако известные устройства имеют низкое быстродействие, обусловленное временем распространения сигнала переноса по длинной цепочке сумматоров (вдоль строки и столбца матрицы). Наиболее близким к изобретению по технической сущности является устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей сложения, выходы которой соединены с первыми входами сумматора, а первые входы матрицы модулей сло5 жения соединены с прямыми выходами регистра множимого (3). Это устройство предназначено для вычисления суммы произведений только положительных чисел. В широком же классе задач, в частности при решении систе10 мы линейных алгебраических уравнений, возникает необходимость в перемножении матриц, элементы которых — числа с различными знаками.

Целью изобретения является расширение

15 класса решаемых задач. В описываемом устройстве это достигается тем, что оно содержит блок анализа знака, блоки элементов «И» и блок элементов «2И-ИЛИ», информационные входы которого соединены с прямыми и ин20 верснымп выходами регистра множителя, а выходы соединены со вторыми входами матрицы модулей сложения, третьи входы которой подключены к выходам первого блока элементов «И», информационные входы кото25 рых соединены с прямыми выхода»«peI.IIcxpa множимого, подключенного инверсными BbIходами к информационным входам второго блока элементов «И», подключенных выходами ко вторым входам сумматора, входы блока

30 анализа знака соединены с выходами знако550637

40

65 вых разрядов регистров множцмого и множителя, а выход подключен к управляющим входам первого и второго блоков элементов «il», блока элементов «2И-ИЛИ» и ко входам знакового, дополнительных и младшего разрядов с ум м а тор а.

На фиг. 1 приведена схема описываемого устройства; на фиг. 2 — схема модуля сложения.

Устройство содержит регистр множимого 1, регистр множителя 2, матрицу модулей сложения 3, сумматор 4, первый блок элементов

«И» 5, блок элементов «2И-ИЛИ» 6, второй блок элементов «И» 7 и блок анализа знака

8; 9 — выходы сумматора 4; 10 — выходы матрицы модулей сложения 3. Сумматор 4 содержит п основных, 1одф дополнительных и знаковый разряды. Первые входы матрицы модулей сложения 3 соединены с прямыми выходами регистра множимого 1, вторые входы — подключены к выходам блока элементов «2И-ИЛИ» 6, входы которого соединены с прямыми и инверсными выходами регистра множителя 2. Выходы матрицы модулей сложения 3 соединены с первыми входами сумматора 4, вторые входы которого соединены с выходами блока элементов «И» 7, информационные входы которого подключены к инверсным выходам регистра множимого 1.

Третьи входы матрицы модулей сложения 3 соединены с выходами блока элементов «И» 5, информационные входы которого соединены с прямыми выходами регистра множпмого 1.

Выходы знаковых разрядов регистров множпмого 1 и множителя 2 соединены со входами блока анализа знака 8, выход которого подключен к управляющим входам блока элементов «2И-ИЛИ» 6, первого блока элементов

«И» 5, второго блока элементов «И» 7, а также ко входу знакового, дополнительных и младшего разрядов сумматора 4.

В каждом такте в регистры множимого 1 множителя 2 поступает очередная пара чисел, заданная в прямом коде. Перемножение чисел в матрице модулей сложения 3 производится в дополнительных кодах. При этом производится замена знаков сомножителей так, чтобы знак множимого оставался всегда положительным. Возможность преобразования вытекает из утверждения — знак результата не изменяется при одновременной замене знаков сомножителей. Зто преобразование производит блок анализа знака 8, на выходе которого в зависимости от знака множимого формируется прямой или обратный знак множителя.

В зависимости от сформированного знака множителя на первые входы матрицы модулей сложения 3 поступает множимое с прямых выходов регистра множимого 1, на вторые входы матрицы модулей сложения 3 через блок элементов «2И-ИЛИ» 6 подается прямой или обратный код с регистра множителя 2, через первый блок элементов «И» 5 в младшие и ррааззрряядды ы ппррооииззввееддеенниия я ддооббааввляется множимое, а через второй блок элементов «И» 7 производится корректировка результата в сумматоре 4. Первые входы сумматора 4 соедиHEirbl с выходами матрицы модулей сложения

3, на вторые входы сумматора 4 под управлением преобразованного знака множителя подается обратный код регистра множимого 1, а в младший, знаковый и дополнительный разряды добавляются единицы.

Дополнительные разряды в сумматор введены на случай переполнения результата, который получается на выходе сумматора 4 в дополнительном коде.

Время получения суммы Й парных произведений равно (A+mr+mq+1) тактов, где т1 равно 2п нулевых тактов для выхода результата из матрицы модулей сложения 3 и mq равно (n+L) тактов для суммирования переносов в сумматоре 4 (L — число дополнительных разрядов).

Схема модуля сложения, представленная на фиг. 2, содержит: 11 — одноразрядный умножитель; 12 — одноразрядный сумматор на три входа; 13 — регистр суммы; 14 — регистр переноса; 15 и 16 — входы умножителя; 17 и

18 — входы сложения сумматора 12; 19 выход регистра суммы 13; 20 — выход регистра переноса 14, Таким образом, за счет введения в устройство блока анализа 8, блока элементов

«2И-ИЛИ» 6 и блоков элементов «И» 5 и 7 с соответствующими связями, достигается положительный эффект — расширение класса решаемых задач, так как в ряде практических задач необходимо вычислять сумму произведений как положительных, так и отрицательных чисел.

Формула изобретения

Устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей сложения, выходы которой соединены с первыми входами сумматора, а первые входы матрицы модулей сложения соединены с прямыми выходами регистра множимого, о т л и ч а ю щ е ес я тем, что, с целью расширения класса решаемых задач, оно содержит блок анализа знака, блоки элементов «И» и блок элементов

«2И-ИЛИ», информационные входы которого соединены с прямыми и инверсными выходами регистра множителя, а выходы соединены со вторыми входами матрицы модулей сложения, третьи входы которой подключены к выходам первого блока элементов «И», информационные входы которых соединены с прямыми выходами регистра множимого, подключенного инверсными выходами к информационным входам второго блока элементов

«И», подключенных выходами ко вторым входам сумматора, входы блока анализа знака соединены с выходами знаковых разрядов регистров множимого и множителя, а выход подключен к управляющим входам первого и

550637 второго блоков элементов «И», блока элементов «2И-ИЛИ» и ко входам знакового, дополнительных и младшего разрядов сумматора.

Источники информации, принятые во внимание при экспертизе:

1. Хетагуров Л. Я. и др. Основы инженер6 ного проектирования УЦВМ. М., Сов. радио, 1972, с. 136.

2. Карцев М, А. Арифметика цифровых машин. М., Наука, с. 438, рис. 4 — 9.

5 3. Авторское свидетельство СССР Ко480077, М. Кл G 06F 7/52, 21.08.73.

550637

Составитель В. Березкин

Редактор Л. Тюрина Техред М. Семенов 1(орректоры: А. Галахова и T. Добровольская

Заказ 431/4 Изд. № 268 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретении и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2