Устройство для фиксации сигналов от схем контроля эвм

 

О П И С А Н И Е (и) 55644!

ИЗОЬРЕТ ЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик . (61) Дополнительное к авт. свид-ву (22) Заявлено 08.12.74 (21) 2082197(24 с присоединением заявки № (23) Приоритет

Опубликовано 30.04.77. Бюллетень № 16

Дата опубликования описания 22.06.77 (51) М. Кл.- С 06F 11! 00

Гасударственный комитет

Саввта Министрав СССР

flo делам изабретений и аткрытий (53) УДК 681.326.7 (088.8) (72) Авторы изобретения

В. И. Аноприенко, В. С. Краснов и Я. М. Лихтер (71) Заявитель

Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин (54) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ СИГНАЛОВ ОТ СХЕМ

КОНТРОЛЯ ЭВМ

Изобретение относится к цифровым вычислительным машинам с аппаратными и микропрограммными средствами оперативного контроля.

В случае обнаружения этими средствами ошибочных действий ЭВМ производится прерывание нормальной последовательности операций и переход к диагностическим процедурам. Чтобы осуществить прерывание по схемному контролю, необходимо по сигналам от каждой схемы контроля ЭВМ формировать сигнал наличия ошибки ЭВМ. Как правило, схемы контроля расположены в непосредственной близости к узлам, работу которых они контролируют, и, следовательно, удалены одна от другой на значительные расстояния.

При этом необходимо обеспечить высокую помехоустойчивость при передаче сигналов от схем контроля в блок выработки сигнала ошибки ЭВМ.

Обычно сигналы от схем контроля поступают в регистр ошибок, содержимое которого в дальнейшем используется для локализации неисправного оборудования.

Известно устройство для фиксации сигналов от схем контроля ЭВМ, в котором сигналы от схем контроля поступают на входы элементов И, на которых производится управление передачей этих сигналов в регистр ошибок, выходы регистра ошибок соединены с входами блока формирования сигнала ошибки ЭВМ (1).

Однако сигналы от схем контроля поступают на вход регистра ошибок не непосредстй венно, а через элементы И, регистр построен на триггерах с низкой помехоустойчивостью при кратковременных помехах, Кроме того, устройство не выполняет всех функций, которые возлагаются на устройства для фикса10 ции сигналов or схем контроля ЭВМ.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для фиксации сигналов от схем контроля

ЭВМ, содержащее регистр ошибок, разряд15 ные входы которого являются входами устройства, управляющий вход которого соединен с выходом узла блокировки строба занесения, а разрядные выходы являются выходамп устройства, блок формирования сигнала

20 ошибки, выход которого является выходом сигнала ошибки устройства, первый вход узла блокировки строба занесения является первым входом синхронизации устройства, второй вход узла блокировки строба занесе2< ния является входом запрета блокировки устройства (2).

Низкая помехоустойчивость этого устройства вызвана тем, что сигналы от схем контроля поступают на вход регистра ошибок через

30 дополнительные элементы И, что снижает на556441

15 дежность приема этих сигналов, а также способом формирования сигнала авторазрыва программы. Так как схемы контроля рассредоточены по всем узлам ЭВМ, то длина связей может оказаться значительной. При этом снижается помехоустойчивость линии связи, по которой передается сигнал авторазрыва программы, что может привести к ложным срабатываниям системы прерывания.

Цель изобретения — повышение помехоустойчивости работы устройства.

Это достигается тем, что в предлагаемое устройство введены триггер общей ошибки и дополнительный регистр, причем разрядные выходы регистра ошибок соединены с разрядными входами дополнительного регистра, разрядные выходы которого являются выходами устройства, вход сброса дополнительного регистра является первым входом сброса устройства, выход блока формирования сигнала ошибки соединен с входом триггера общей ошибки, выход которого является выходом устройства и соединен с третьим входом узла блокировки строба занесения, второй вход синхронизации устройства соединен с входами синхронизации дополнительного регистра и триггера общей ошибки.

На чертеже изображено предлагаемое устройство для фиксации сигналов от схем контроля ЭВМ, где введены следующие обозначения: 1 — регистр ошибок, 2 — входы устройства, 3 — выходы устройства, 4 — блок формирования сигнала ошибки, 5 — дополнительный регистр, 6 — выход сигнала ошибки, 7 — триггер общей ошибки, 8 — выход триггера общей ошибки, 9 — узел блокировки строба занесения, 10 — вход запрета блокировки, 11 — выход узла блокировки строба занесения, 12 — выходы дополнительного регистра, 13 — вход сброса дополнительного регистра, 14 — вход сброса триггера общей ошибки, 15 и 16 — первый и второй входы синхронизации.

На разрядные входы 2 регистра ошибок 1 поступают сигналы от схем контроля ЭВМ.

Выходы 3 регистра 1 соединены с входом блока 4 формирования сигнала ошибки, с входами дополнительного регистра 5 и с выходами устройства. Выход 6 блока 4 формирования сигнала ошибки соединен с входом триггера 7 общей ошибки и с выходом устройства. Выход 8 триггера 7 соединен с входом узла 9 блокировки строба занесения на регистр ошибок, а также с выходом сигнала ошибки устройства. Другой вход узла 9 соединен с входом 10 запрета блокировки строба занесения. В рабочем режиме сигнал запрета блокировки выдается с полярностью, которая обеспечивает блокировку строба занесения на регистр ошибок 1 после фиксации в нем первого сигнала от схем контроля. На вход 15 узла 9 поступает синхронизирующий сигнал Сь С выхода 11 узла 9 строб занесения поступает на управляющий вход регистра 1. Передача информации из регистра 1 в

65 регистр 5 управляется спнхронпзирующим сигналом С, который поступает на вход синхронизации !6. Выход 12 регистра 5 является выходом устройства. Вход сброса регистра 5 соединен с входом 13 сброса регистра 5.

Вход сброса триггера 7 соединен с входом 14 сброса триггера общей ошибки.

Рабочий режим определяется состоянием сигналов на входах 10, 13 и 14, блокировка строба разрешается, и отсутствуют сбросы.

При отсутствии сигналов на входах 2 от схем контроля регистр ошибок 1 и триггер 7 находятся в пулевом состоянии. При появлении сигнала на любом из входов 2 соответствующий разряд регистра 1 устанавливается в единицу. Блок 4 вырабатывает сигнал ошибки ЭВМ, по которому триггер 7 во время действия синхронизирующего сигнала С> переключается в единичное состояние. Выход 8 триггера 7 запрещает выработку строба занесения на регистр 1. Тем самым входы регистра 1 блокируются, и регистр хранит зафиксированную информацию. Единичное состояние триггера 7 подтверждается на каждом сигнале С . Содержимое регистра 1 на каждом сигнале С> переписывается в регистр 5.

Такое состояние сохраняется до переключения сигнала сброса на входе 14. Действием этого сигнала триггер 7 удерживается в пулевом состоянии, и по ближайшему сигналу С1 вырабатывается строб занесения на регистр 1. Этим сигналом состояние выходов схем контроля заносится в регистр 1. Если первый сигнал от схемы контроля был следствием сбоя, то разряды регистра 1 при этом занесении установятся в нулевое состояние, т. е. сбросятся. Если же сигнал от схем контроля указывал на неисправность, то до возврата к нормальному режиму работы необходимо произвести ремонт ЭВМ, о чем программы диагностики, вызванные в работу по первому сигналу, должны сообщить оператору.

В наладочном или диагностическом режиме для накапливания сигналов от схем контроля производится переключение сигнала запрета блокировки на входе 10. Управление этим сигналом производится программно и с помощью тумблера. В наладочном режиме тумблер блокирует реакцию на сигналы от схем контроля и разрешает накопление сигналов от схем контроля в дополнительном регистре 5. Появление ошибок отражается средствами индикации, подключенными к выходам устройства. При этом индикация дополнительного регистра 5 указывает все типы ошибок, появившихся за наблюдаемый период. Сигнал на входе 13 сброса регистра

5 вырабатывается программно и от кнопок сброса системы и сброса ошибок.

В режиме программной диагностики сигнал на входе 10 переключается еще для диагностики схем контроля при связанных ошибках.

Информация с ошибкой имитируется на вхоЯ6441

40 де схемы контроля первого пз связанных узлов. При передаче информации в следующий узел срабатывает соответствующая схема контроля, что отражается в регистре 5.

Тем самым обеспечивается проверка схем контроля при минимальном дополнительном оборудовании, имитирующем ошибки.

Проверка работы регистров 1 и 5 и проверка реакции на сигналы от схем контроля производится одновременно с имитацией соответствующих ошибок. При этом не требуются дополнительные цепи занесения информации в регистры.

Содержимое регистров 1 и 5 с помощью цепей опроса доступно программному анализу, что обеспечивает гибкость диагностических процедур. В частности, при переходе из диагностического режима в рабочий режим без сброса регистра 5 сравнение содержимого регистров 1 и 5 дает дополнительную информацию для принятия решения о характере сбоя.

Подсчет количества сбоев произв здится программно. При этом фиксируется не только тип сбоя, но и вся информация о ЭВМ в момент сбоя. Эта информация собирается в результате микропрограммных диагностических процедур и фиксируется в диагностической области местной памяти процессора.

Достоинство предлагаемого устройства заключается в том, что сигналы от схем контроля поступают непосредственно на входы регистра ошибок, который может быть построен на триггерах с повышенной помехоустойчивостью, что повышает надежность приема этих сигналов и помехоустойчивость при выработке сигнала ошибки ЭВМ. Повышение помехоустойчивости и надежности раооты системы контроля ЭВМ снижает количество ложных прерываний по схемному контролю и, следовательно, повышает коэффициент использования машины.

З0

Формула изобретения

Устройство для фиксации сигналов от схем контроля ЭВМ, содержащее регистр ошибок, разрядные входы которого являются входами устройства, управляющий вход которого соединен с выходом узла блокировки строба занесения, а разрядные выходы являются выходами устройства, блок формирования сигнала ошибки, выход которого является выходом сигнала ошибки устройства, первый вход узла блокировки строба занесения является первым входом синхронизации устройства, второй вход узла блокировки строба занесения является входом запрета блокировки устройства, отличающееся тем, что, с целью повышения помехоустойчивости, в устройство введены триггер общей ошибки и дополнительный регистр, причем разрядные выходы регистра ошибок соединены с разрядными входами дополнительного регистра, разрядные выходы которого являются выходами устройства, вход сброса дополнительного регистра является первым входом сброса устроиства, выход блока формирования сигнала ошибки соединен с входом триггера общей ошибки, выход которого является выходом устройства и соединен с третьим входом узла блокировки строба занесения, второй вход синхронизации устройства соединен с входами синхронизации дополнительного регистра и триггера обгцей ошибки.

Источники информации, принятые во внимание при экспертизе:

1. Процессор ЭВМ ЕС-1020. Под ред.

А. М. Ларионова, М., «Статистика», 1975, с. 134 — 135.

2. Путинцев Н. Д. Аппаратный контроль управляющих цифровых вычислительных машин. М., «Сов. радио», 19бб, с. 398.

556441

Составитель В. Крылова

Техред Л. Котова

Корректор О. Тюрина

Редактор С. Заика

Типография, пр. Сапунова, 2

Заказ 1112/13 1Лзд. ¹ 4!9 Тираж 815 Гlодпнсное

ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений и открытий

113035, Москва, 7К-35, Раугвская наб., д. 4/5