Устройство для обнаружения неисправностей цифровых систем

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ ш1 56I965

ЦЕЮЗ СЕЕЕтекИХ т;оциалистический

Республик

К 4ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 09.01.73 (21) 1876079/24 с присоединением заявки № (71) М. Кч а б 06F 11/00

Опубликовано 15.06.77. Бюллетень № 22

Дата опубликования описания 03.08.77 (53) УДК 681.17(088.8) по делам изобретений и открытий (72) Авторы изобретения

А. M. Машкин и А. А. Виглин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ

ЦИФРОВЫХ СИСТЕМ

Государственный комитет (23) Приоритет

Совета Министров СССР

Изобретение относится к вычислительной технике и может быть использовано для автоматической проверки функционирования и нахождения неисправностей в цифровых системах и устройствах обработки информации.

Известно устройство для автоматического нахождения неисправностей в схемах, содержащее постоянный запоминающий блок, блок управления, счетчик команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения и блок индикации.

Недостатком известного устройства является сложность и прямая зависимость роста затрат оборудования при увел иче нии количества выходов и узлов в проверяемой системе.

Целью изобретения является повышение надежности работы устройства.

Поста|вленная цель достигается тем, что в него введены регистр приема информации, сумматор, схемы «ИЛИ» и схемы «И», причем контролируемые выходы проверяемой системы, .подключенные к выходному коммутатору, соединены со входами первой схемы

«ИЛИ», выход которой подключен к первым входам третьей и четвертой схем «ИЛИ», а также через первую схему «И» и вторую схему «ИЛИ» соединен со входом регистра .приема, управляющий,вход которого подключен к одному из,выходов блока управления, а выход — ко входу сумматора и к первому входу второй схемы «И», второй вход которой соединен с выходом блока управления,,выход второй схемы «И» через третью схему «ИЛИ» подключен к одному из входов блока сравнения, два других входа которого соединены с блоком управления и блоком вывода информации, а выход — с блоком и ндикации и одним из выходов блока вывода информации, два других выхода которого подключены к входному коммутатору и второму входу четвертой схемы «ИЛИ», а входы — к блоку управления и постоянному запоминающему блоку, соединенному с блоком управления, блоком индикации и счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором, сумматором, вторым входом первой схемы «И» и выходным коммутатором, выходы входного коммутатора подключены ко входам провсрясмой системы.

Принципиальная схема предлагаемого устройства представлена на . чертеже.

Устройство для обнаружения неисправностей цифровых систем содержит постоянный запоминающий блок 1, предназначенный для хранения программы проверок контролируемой системы 2. его информационные выходы связанны с блоком управления 3 и блоком

4 вывода информации. Блок 3 управляет ра30 ботой остальных блоков и схем устройства в

Соответствии с программой проверок, записанной в постоянном запоминающем блоке 1.

Для этого выходы блока 3 связаны с управляющими входами постоянного запоминающего блока 1, блока 4 вывода информации, счетчика команд 5, предназначенного для организации последо вательной выборки информации из постоянного запоминающего блока

1; коммутатора 6 входных ш ин (входного коммутатора), овязанного с блоком вывода информации, выход ного коммутатора 7, блока сравнения 8, служащего для срав нения информации, приходящей из проверяемой системы 2, с эталон ной информацией, поступающей через блок 4 вывода информации из постоянного запоминающего блока 1; блока индикации 9, предназначенного для высвечивания в двоичном коде местонахождения неисправности, информационные входы которого соединены с выходам и счетчика команд 5, а другой упра вляющий вход связан с выходом блока сравнения 8; регистра приема 10, служащего для приема и суммирования информации системы 2, одноразрядного сумматора 11, предназ наченного для суммирования по модулю 2", где n — число разрядов регистра приема 10, информации из постоянного запоминающего блока 1 или проверяемой системы 2, первой схемы «И» 12, второй схемы «И» 13.

Входы блока управления 3 соединены с выходом блока сравнения 8, с выходами кнопки «Пуск» 14, служащей для запуска устройства, и кнопки «Сброс» 15, предназначенной для пр иведения предлагаемого устройства в нулевое состояние. Контролируемые выходы проверяемой системы 2, управляемые выходным,коммутатором 7, овязаны со входом первой схемы «ИЛИ» 16, выход которой через первую схему «И» 12 и вторую схему «ИЛИ»

17, второй вход которой соединен с выходом сумматора 11, связан со входом регистра приема 10. Выход регистра приема 10 соединен с од и им из входов сумматора 11 и через вторую схему «И» 13 и третью схему «ИЛИ»

18, второй вход которой связан с первой схемой «ИЛИ» 16, подключен ко входу блока сравнения 8. Втодой вход сумматора 11 связане с выходом четвертой схемы «ИЛИ» 19, один вход которой соединен с выходом первой схемы «ИЛИ» 16, а второй — с одним из выходов блока вывода информации.

Работает устройство следующим образом.

При нажатии кнопки «Пуск» начинается списывание информации из ячейки постоянного запоминающего блока 1, адрес которой указан в счетчике команд 5. Информация из постоянного запоминающего блока поступает в блок управления 3 и блок 4 вывода информации, из которого по входным mimaM, управляемым входным коммутатором 6, в проверяемую систему 2 поступает последовательность входных двоичных сигналов.

При исправности проверяемой системы 2 каждой последовательности входных д воич5

ОО

65 ных сигналов соответствует последовательность о пределенных выходных двоичных сигналоВ, вырабатываемых определенной схемой проверяемой системы 2. При каждой посылке последовательности входных двоичных сигналов опрашивается состояние только одной выходной шины и производится сравнение последовательности выходных двоичных сигналов с эталонной последовательностью.

Каждой эталонной последовательности соответствует определенная схема в проверяемой системе 2 и определенное з начение счетчика команд 5. Тем самым устана вливается местонахождение не исправности в проверяемой системе.

Информация из проверяемой системы 2 через выходной коммутатор 7 поступает на первую схему «ИЛИ» 16, с выхода которой через третью схему «ИЛИ» 18 поступает на вход блока сравнения 8, где при наличии сигнала на управляющем входе производится поразряд ное сравнение с эталонной последовательностью выходных двоичных сигналов, поступающей из постоянного за поминающего блока 1 через блок 4 вывода информации. При наличии сигнала на упра вляющем входе первой схемы «И» 12 и управляющем входе регистра приема 10, информация с выхода первой схемы «ИЛИ» 16 через первую схему

«И» и вторую схему «ИЛИ» 17 поступает на вход регистра приема 10.

В конце цикла приема на регистре приема находится последовательность выходных двоичных сигналов, соответствующая данной последовательности входных двоичных сигналов.

При наличии сигнала на управляющем входе второй схемы «И» 13 информация с регистра приема 10 через вторую схему «И» 13 и третью схему «ИЛИ» 18 поступает на вход блока сравнения 8, где производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов. Сигнал несравнения, вырабатываемый блоком сравнения 8, воздействует на блок управления 3 и блок индикации 9, по которому производится останов устройства и высвечивание содержимого счетчика команд 5, указывающего местонахождение неисправности в проверяемой системе 2. При нажатии кнопки «Пуск» блок индикации обнуляется и производится дальнейшая проверка системы 2.

Для полной проверки некоторых схем необходимо k раз производить выдачу определенных последовательностей входных двоичных сигналов в столько же раз производить сравнение информации, приходящей по какой-либо одной из выходных шин, с эталонными последовательностями выходных двоичных сигналов, соответствующих определенной схеме с проверяемой системе 2.

В этом случае для сокращения объема памяти постоянного запоминающего блока производится суммирование по модулю 2" информации, приходящей из проверяемой системы 2. Информация, явля1ощаяся реакцией проверяемой системы на посылку первой последовательности входных двоичных сигналов, с выхода первой схемы «ИЛИ» через первую схему «И» и вторую схему «ИЛИ» записывается на регистр приема 10. При последующем приеме информации из проверяемой системы первая схема «И» закрывается, и информация с выхода первой схемы «ИЛИ» через четвертую схему «ИЛИ» поступает на вход одноразрядного сумматора, на второй вход которого поступает и нформация с выхода регистра приема 10. Результат поразрядного суммирования через вторую схему «ИЛИ» поступает на вход регистра приема. После и сдвигов на регистре приема находится сумма первой и второй последовательностей выходных двоичных сигналов. Данная операция повторяется k раз. Затем информация с регистра приема через вторую схему. «И» и третью схему «ИЛИ» поступает на вход блока сравнения, на второй вход которого поступает эталонная сумма.

Правильность записи информации в постоянном запоминающем блоке также проверяется путем сумми рова ния Ilo модулю 2 " и последующим сравнением с эталонной суммой.

При этом информация последовательно счиг1>1вастся из кахкдой ячейки постоянного запоминающего блока и через блок вывода информации и четверту1о схему «ИЛИ» поступает на вход сумматора, где осуществляется поразрядное суммирование с информацией, находящейся в регистре приема.

Формула изобретения

Устройство для обнаружения неисправностей цифровых систем, содержащее постоянный запоминающий блок, блок управлений, счет 1нк команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения и блок индикации, отличающееся тем, что, с целью повышения надежности работы устройст ва, в него введены регистр приема информации, сумматор, схемы «ИЛИ» и схемы «И», причем контролируемые выходы провсряемой системы, подключенные к

1О выходному коммутатору, соединены со входамн первой схемы «ИЛИ», выход которой подключен к первым входам третьей и четвертой схем «ИЛИ», а также через первую схему «И» н вторую схему «ИЛИ» соединен

15 со входом регистра приема, управляющий вход которого подключен к одному из выходов блока управления, а выход — ко входу сумматора и к первому входу второй схемы

«И», второй вход которой соединен с выходом

23 блока управления, выход второй схемы «И» через третью схему «ИЛИ» подключен к одному из входов блока сравнения, два других входа которого соединены с блоком уиравления и блоком вывода информации, а выход—

25 с блоком индикации и одним из выходов блока вывода информации, два других выхода которого подключены к входному коммутатору н второму входу четвертой схемы «ИЛИ», а входы — к блоку управления и постоянно30 му запоминающему блоку, сос,ZI»IOIIIIoxly с блоком управле1и1я, блоком III »IialllIII н счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором, сумматором, вторым входом пср35 вой схемы «И» и выходным коммутатором, выходы входного коммутатора подключены ко входам проверяемой системы.

Редактор Б. Нанкина

Составитель И. Фирсова

Техред H. Аук

Корректор Л. Брахнина

Заказ 1536/5 Изд. Ке 527 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2