Устройство для преобразования телеграфного кода в видеокод

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТИЛЬСТВУ (6() Дополнительное к авт. свил-ву2 (51) М, Кл.

Н 04 L 3/02. (22) Заявлено01.12,76 (2l) 2193837/09 с присоединением заявки РЪ

Госудеротеенный намнтет

Совета Мнннстрав СССР аа делон нзабретеннй и открытмй (23) Приоритет

°: (43) Опубликовано06.08.77.Бюллетень № 29 (53) УДК 621 394 .14(088.8) (45) Дата опубликования описания 08.09.77 (Т2) Авторы изобретения

Б. И. Киселев, В. М. Пестриков, P. Г. Червец-Водалн и А. А. Шутов (71) Заявитель (64) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ТЕЛЕГРАФНОГО

КОДА В ВИДЕОКОД

Изобретение относится к фототелеграф«, ной связи, в частности к системам переде и: текстовой информации фототелеграфным способом по дискретным радиоканалам свя» зив 0

Известна система автоматической комму талии, содержащая автоматический коммутатор подключения рконечной аппаратуры (фототелеграфной) к каналам связи по кодовым управляющим сигналам, а также year пт ройство для автоматического воспроизведения одних и тех же кодовых управляющих сигналов, причем с помощью последнего предпринимается попытка или несколько по пыток установить каналы связи со всеми и приемными станциями, которые должны войти в связь (1), Однако такое устройство автоматической коммутации решает узкоспециалиэированнуто задачу, а именно переключает соединителт а ные линии между оконечной аппаратурой и каналом связи по автоматически сформировайным кодовым управляющим сигналам и не позволяет преобразовать телеграфный код в видеокод. 20

Наиболее близко к предлагаемому устройство для преобразования телеграф= ного кода в видеокод, содержащее выходной формирователь сигналов и последовательно соединенные линейный накопитель, соединенный с блоком синхронизации, кольцевой регистр, дешифратор кода, коммутатор и матричный запоминающий блок, причем к управляющему входу кольцевого регистра подключен другой выход блоке синхронн»зации (2).

Однако это устройство медленно,обраба тывает входные сообщения ввиду большого числа последовательных операций при первкодировании.

Бель иэобретения - повышение быстродействия устройства.

Для этого в устройство для преобразования телеграфного кода в видеокод, содер» жащее выходной формирователь сигналоз и последовательно соединенные линейный накопитель, связанный с блоком синхронизации, кольцевой регистр, дешифратор кода, ком» мутатор и матричный запоминающий блок> причем к управляющему входу кольцевого

568184

Источники информации, прин.тые -во внг= мание при акспертизе.

1. Патент США % 3705953, кл. 178-6,6А, 1972, 55

2. Выдревнч М. Л, и др. Энакогенерация по к;етоду полного растра в системе отобра женин ДИМ. Журн. "Электронная промышленность", 1972, вып, 8 (1 4), с. 51-53. регистра подключен другой выход блока си:Фронизации, введены коммутатор строк, кольцевой счетчик и элемент ИЛИ; дополнительный выход кольцевого регистра через коммутатор строк подключен к одной группе 5 входов матричного запоминающего блока, к другой группе входов которого подключены выходы кольцевого счетчика, а выходы маг ричного запоминающего блока подключены через элемент ИЛИ ко входу выходного фор- tt мирователя.сигналов. Кроме того, к управ ляющим входам коммутатора строк и кольцевого счетчика подключены соответственно дополнительн: <е выходы блока синхронизации

На чертеже представлена структурная М электрическая схема устройства.

Устройство содержит пос едовЪтельно соединенные линейный накэпитель 1, вход и выход которого связаны с олсуом сигкхронизагв.и 2, кольцевой регистр Э, к кото рому подключен другой выход блока синхронизации 2, дешифратор кода 4, коммутатор

5 и матричный запоминающий Слои 6. Дополнительный выход кольцевого регистра 3 через коммутатор строк 7 подключен к одной группе входов матрич.-1ого запоминающе» го блока 6, к другой группе входов которо-,. го подкгкочены выходы кольцевого счетчика

Я, а выходы блока 6 подключены через элемент ИЛИ 9 ко входу выходного формирова . 50 тели сигналов 10. К управляющим входам коммутатора строк 7 и кольцевого счетчи ка 8 подключены соответственно дополнительные выходы блока синхронизации 2.

Работает устройство следующим образом.

Поступающее на вход устройства сообще ние в телеграфном коде (например МТК2) записывается в линейный накопитель 1, с заполнением которого по цепи управления выдается импульс запуска блока синхрони- 40 зации 2. С началом работы блок синхронимьпии 2 выдает команду в виде импульса на перезапись по ъ цепям первой пятизначной группы сообщения с линейного накопителя l в кольцевой регистр 3.

Объем информации в кольцевом регистре

3 определяется количеством знаков в строке из пяти символов, а количество циклов пов торения определяется количеством строк в одном графичегком символе. По сигналу с блока синхронизации 2 кольцевой регистр 3 сдвигает записанную в него информацию на одну комбинацию знака телеграфного кода с одновреме пгой выдачей ее в дешифратор кода 4, ткал по одному иэ П проводов (где tt - число символов отображаемого алфавита) выдается команда на KOMM tfpo ванне коммутатором 5 обмотки считывания матрицы, соответствую ией этой комбикации телеграфного кода. Вторые концы всех обмоток считыьания матриц запоминающего блока 6 параллельно подключены ко входу элемента ИЛИ 9. Выходной сигнал появляется в обмотке считывания только.той матрицы, которую выбрал коммутатор, управляемый дешифретором кода 4. Выход элемента ИЛИ

9 подключен через выходной формирователь сигналов 10 к линии связи (линия манипуля ции радиопередатчика), в которую выдаются сигналы построчного разложения графических символов, Работой матричного запоми-. нающего блока 6 управляют кольцевой счет чик 8 и коммутатор строк 7., Тактовая частота считывания графических знаков с горизонтальных шин матрицы задается блоком синхронизации 2, а коммутатор 7 переходит со строки на строку по сигналам кольцевого регистра 3.

Формула изобретения

Устройство для преобразования телеграфного кода в видеокод, содержащее выходной формирователь сигналов и госледовательно соединенные линейный накопитель, связанный с блоком синхронизаци11, кольцевой регистр, дешифратор кода, коммутатор и мач ричный запоминающий блок, причем к управляющему входу кольцевого регистра подкяочен другой выход блока синхронизации, о т л и ч а к ш е е с я тем, что, с целью повышении его быстродействия, в схему введены коммутатор строк, кольцевой счетчик и элемент ИЛИ, при этом дополнитель . ный выход кольцевого регистра через коммутатор строк подключен к одной группе входов матричного запоминающего блока, к другой группе входов которого подключены выходы кольцевого счетчика, а выходы мат ричного запоминающего бл ка подключены через элемент ИЛР ко входу выходного фор мирователя сигналов, кроме того, к упгявляющим входам коммутатора строк и кольцевого счетчика подключены соответственно до полнительные выходы блока синхронизации.

568184

Составитель Н. Шкатова

Редактор В. Федотов Техред А. Демвннона Корректор А. Кравченко

Заказ 2817/43 Тигаж 815 Поднисное

lLHNHHM Государственного комитета Совета Министров СССР по делам изобретений и открытий

113635, Москва, Ж35, Раушскан наб„д, 4/5

Филиал ППП патент", г. Ужгород, ул. Проектнач, 4В