Устройство синхронизации по циклам в блочных корректирующих кодах
О П И С А Н И Е взв вв
ИЗОБРЕТЕН ИЯ
Свюз Советских
Социалистических
Республик
К ЯВТОРСКОМУ СВИДИТВЛЬСТВУ (6l) Дополнительное к авт. свид-ву(22) Заявлено22.03.76 (21) 2340088/09 с присоединением заявки №(23) Приоритет .(43) Опубликоваио05.08.77,Бюллетень 14 29 (5}) М. Кл;
Н 04 Ь 7/08
Государственный «сметет
Свввтв Инннстрвв СССР вв делам нзвбретеннй а открытий (53) 3 ДК 621.394 . 662 (088.8) (4б) Дата опубликования описания 08.09.77 (72) Автор. изобретения
И. Ф. Хомич
Пензенский заводИТУЗ. при заводе ВЭМ, филиал
Пензенского политехнического института (71) Заявитель (54} УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ В
БЛОЧНЫХ КОРРЕКТИРУЮЩИХ КОДАХ
Изобретение относится к связи и может использоваться для цикловой синхронизации систем связи,. ведущих передачу информации, закодированную преимущественно цик-. лическими корректирующими кодами. б
Известно устройство синхронизации, предназначенное для определения конца блока циклического,кода (1) .
Однако из-за наличия обратных связей оно имеет большой коэффициент размноже- ð ния ошибок.
Наиболее близким по технической сути является устройство синхронизации по цик лам в блочных корректирующих кодах, со- и держащее последовательно; соединенные ана лизатор кодовой комбинации и дешифратор, причем к управляющему входу анализатора кодовой комбинации подключен выход гене ратора тактовых импульсов через делитель 0 частоты f2).
Однако такое устройство имеет большое время вхождения в синхронизм, обусловленное необходимостью анализа последователь ных кодовых комбинаций. 25
Целью изобретения является сокращение времени вхождения в синхронизм.
Для этого в устройство синхроннзапии по циклам в блочных корректирующих кодах, содержащее последовательно соединенные анализатор кодовой комбинации и дешифра тор, причем к управляющему входу анализатора кодовой комбйнации подключен выход генератора TBKTQBMx имп5льсов через делитель частоты, введены последовательно соединенные дополнительный анализатор .;о довой комбинации, регистр сдвига, селектор и решающий блок, при этом вход дополни тельного анализатора. кодовой комбинапяи соединен с входом анализатора кодовой коте бинации, а выход дешифратара через решаю щий блок подключен к управляющему входу делителя частоты, выход которого подклю чен к управляющему входу решающего блоке
На чертеже приведена структурная элек трическая схема предложенного устройства
Устройство синхронизации по циклам в блочных корректирующих кодах содержит последовательно соединенные анализвтор 1 кодовой комбинации и дешифратор 2, причем
56818Ь к управляющему входу анализатора 1 подключен выход генератора 3 тактовых импульсов чере делитель 4 частоты, послед1 вательно соединенные дополнителььый анализатор 5 кодовой комбинации, регистр 6 сдвига, селектор 7 и решающий блок 8, при этом вход дополнительного анализатора
5 соединен с входом анализатора 1, а вьь ход дешифратора 2 через решающий блок 8 подключен к управляющему входу делителя
4 частоты, выход которого подключен к управляющему входу решающего блока 8. Анализатор 1 содержит регистр 9 сдвига и сумматор 10 по модупо два. . Устройство работает следующим образом.
Принимаемая последовательность знаков, закодированная циклическим (п, К ) кодом, поступает в анализатор 1 кодовой комбина ции„: который осуществляет ггеление не об разующий многочлен «ода 9(x). C выхода генератора 3 через делитель частоты 4 тактовые импульсы, следующие с периодом, равным tt двойньгк знаков, ггоступаюот на управляощий вход анализатора 1. С помощыс этих импульсов производится сброс per ра 9 сдвига и, следовательно, анализ кодовой последовательности через гцгкл. На дешифраторе 2 анализируется результат деления íà Cj (х),:и в случае нулевого остатка вта позиция цикла будет соответствовать закону построении кода.
Одновременно принимаемые знаки посту пяют на дополнительный анализатор S, который осуществляет проверку кодовой последовательности с каждым сдвигом. При удов летоорении закону построения кода на опр » деленном сдвиге последовательности на выходе дополнительн го анализатора 5 следует серия (гг- K) нулей, которая накапливается в регистре 6 сдвига, выделяется селекторо1. 7. Временная позиция этого сдвига за» поминается в решающем блоке B.
Если с дешифратора 2 появляется сигнал наличия синхронизма, то,сигнал с решающе» го блока 8 на делнтел . 4 частоты не поступает.
Однак при потере синхронизма сигнал с выхода решающего блока 8 производит изменение фазы делителя 4 частоты в соот» ветствии с зафиксированной позицией в ре шаюшем блоке 8.
В результате этого существенно сокра щается время вхождения в синхронизм, так, как поиск син:;ронного положения осушеств ляется в течение времени приема двух поо ..едовательных кодовых комбинаций.
Формула изобретения
Источники информации, принятые во вни мание при экспертггзе.
1. Авторское свидетельство СССР
Ж 407428, кл. Н 04 Ь 7/04, 1973.
2. Блейхман В. С. и Квято С. Л. Групповая синхронизация сообщений прц передаче циклическими кодами. Вопросы: радиоалек4$ тропики", 1966, серия XI, вып. 2, с. 49.
Устройство синхронизации по циклам в блочных корректирующих кодах, содержащее последовательно соединенные анализатор
2о кодовой комбинации и дешифратор, причем к управляющему входу анализатора кодовой комбинации подклочен выход генератора тактовых импульсов через делитель частоты, о т л я ч а ю щ е е с я тем, что, с целью ,гS сокращения времени вхождения в сннхронизм, введены последовательно соединенные дополнительный анализатор кодовой комбинации, регистр сдвига, селектор и решающий блок, при етом вход дополнительного анализато» ра кодовой комбинации соединен с входом анализатора кодовой комбинации, а выход дешифрагора через решающий блок подклю, чен к управлжощему входу делителя,частоты, выход которого подключен к управляющему входу решающего блока.
568188
Сост ел1 Г. Теплова
Редактор» И. Марковскаи Техред А, Демьянова Корректор А Крав енко
Заказ 2817/43 Тираж 815 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж35, Раушская наб., д. 4/5
Филиал ППП " Патент", r. Ужгород, ул, Проектная, 4
