Устройство для деления

 

1:, и

ОП ИСАНИНА

ИЗОБРЕТЕН ИЯ

Соеэ Советских

Соцнвлнстннесннх

Республик (11) 570058., К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 27.10.75(21) 2185068/24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано25,08.77.Бюллетень № 31 (4б) Дата опубликования описания 06.10.77 (51) М. Кл, 2

& 06 Р 7/52

Гасфа96таВявй мнвтВт даавта ВВектрев СССР в двлан кзабрвтенв) я атхвВюн (53} УДК 687.325 (088-8) В. А. Алексеев, Б. А. Довбня н В. А. Дубовик; (72} Авторы, изобретения

Харьковский институт радиоэлектроники (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

Изобретение относится к цифровой вы числительной технике н может быть использовано при построении специализированных вычислителей н устройств. . Известны устройства для деления, позволяющие получить палую часть частного или дробной асти (1

Наяболее близким к изобретению технн ческим решением является устройство, содержащее генератор импульсов, счетчик де- ið лнмого; блок определения окончания деления, регистр делителя, счетчик, элементы

И, причем первые входы элементов И подключены к разрядным выходам регистра делителя, вторые: входы элементов И подклю. чаны к соответствующим выходам счетчика, вход которого подключен к выходу генератора импульсов 12 j .

Оба эти устройства имеют низкую точность нри выполнении деления. 20

Белью изобретения является повышение точности устройства.

Достигается это благодаря тому, что в

Устройство введены элемент ИЛИ, коммутатор,. дешифратор, счетчик, элементы И и

2 элемент задержки, первый вход которого подключен к первым входам дополнительных элементов И, к аходу блока определения окончания деления, к первому выходу коммутатора и к управляющему аходу счетчика, первый вход коммутатора подключен к выходу элемента ИЛИ, входы которого подключены к выходам элементов И, второй вход комму: татора подключен к выходу дешифратора, вход которого подключен к выходу счетчика делимого, вход которого подключен к второму выходу коммутатора и к входу дополнительного счетчика, управляющий вход которого подключен к выходу элемента задержки, второй аход которого подключен к выходу устройства-и к выходу старшего разряда счетчика, разрядные выходы дополнительного счетчика подключены к вторым входам дополнительных элементов И, выходы которых подключены к соответствующим разрядным входам счетчика делимого.

На чертеже изображена схема устройства.

В устройство для деления входит генератор импульсов 1, счетчики 2 и 3, регистр целителя 4, элементы И 5 и 6, элемент ИЛИ

570053

7, счетчик делимого 8, дешифратор 9, коммутатор 10, элемент задержки.- 11, блок 12 определения окончания деления, выход 13 устройства.

Устройство работает следующим образом.

Перед началом деления в регистре делите ля 4 содержится значение делителя в двоич иом коде, в счетчике делимого 8 содержится значение делимого в двоично-десятичном коде, счетчик 3 обнулен, коммутатор 10 )o находится в открытом состоянии, при котором выход элемента ИЛИ подключен к вхо- дам, счетчика делимого 8 и счетчика 3,счетчик 2 находится в начальном состоянии, 15

При работе устройства число импульсов, цостуцающкх jc последнего tl — разряда счетчика 2,будет меньше в 2 раз числа к импульсов, поступающих с (n — к ) разряда на соответствующий элемент И 5 за одйна- Ы ковые промежутки времени. Значение делителя, записанное в регистре делителя 4 в двоичном коде определяет состояние элементов И. поэтому каждому импульсу, поступающему с выхода последнего разряда сче 4Г чика 2 на выходе 13, соответствует л .мпульсов иа выходе элемента ИЛИ 7, где л - значение делителя,.записанное в регистре делителя 4. Импульсы с выхода элемента ИЛИ 7 поступают через коммутатор

10 на входы счетчика делимого 8 и счет.чика 3. Через каждые импульсов, поступающях с выхода элемента ИЛИ 7 на выход

13,проходит один импульс; значение делимого, записанное в счетчике делимого 8, уменьшается на m единиц, а значение остатка, содержащееся в счетчике 3, изменяется от rn до нуля, так как каждый импульс, поступающий на выход 13, также поступает через элемент задержки 11 на, обнуляющие 40 аходы счетчика 3. Для того, чтобы избежать одновременного поступления импульсов на счетный и обнуляюшне входы счетчика

3; что имеет место при нечетных значениях делителя, время вадержки элемента задерж- 45 ки ll должно быть больше длительности счетного импульсе.

Если значение делителя кратно значению . делимого, то последний импульс на выход

13 н на вход элемента задержки 11 поступает одновременно с моментом наступления нулевого состояния счетчика делимого 8 (при нечетных значениях делителя) или сразу после наступления нулевого состояния счетчика 8 (при четных значениях делителя) и через промежуток времени, равный време ss задержки элемента 11, обнуляет счетчик 3. Таким образом, при кратных значениях делителя и делимого остаток будет равен нулю. В случае же не кратных эначе60 ний делителя и делимого в момент наступления нулевого состоян . я счетчика 8 в счетчике 3 будет записано значение первого остатка.

Нулевое состояние счетчика делимого 8 фиксируется дешифратором 9, который переключает коммутатор 10. В этом состоянии коммутатор 10 подключает выход элемента

ИЛИ 7 к управляющим входам элементов

И 6 и первый же импульс с выхода элемента ИЛИ 7 переносит значение. остатка со счетчика 3 в счетчик делимого 8. Перенесение остатка в этот счетчик осуществляется со сдвигом на один десятичный разряд так, что в счетчик делимого 8 перепишется знач е ни е остатка, умноженное на 1 О.

Одновременно импульс перезаписи остатка поступает на установочные входы счетчика

2 и устанавливает его в начальное состояние, а также через элемент задержки 11 поступает на обнуляющие входы счетчика

3 и устанавливает его в нуль, Для правильного перенесения остатка в счетчик делимого 8 необходимо, чтобы импульс перезаписи поступил на обнуляющие входы счетчика 3 после окончания перенесения остатка в счетчик делимого 8, что достигается задержкой импульса с помощью элемента задержки 11 на время, превышающее длительность импульса.

В течение времени от начала деления до поступления первого импульса перезаписи на выход 13 поступит количество импульсов, равное значению целой части частного.

Как только произошла перезапись первого остатка в счетчик делимого 8 дешифратор 9 и, следовательно, коммутатор 10 возвращаются в первоначальное состояние.

Далее следует аналогичные циклы деления предыдущих остатков, умноженных на 10, на делитель с определением последующих остатков. Между поступлениями импульсов перезаписи на выход 13 проходит число импульсов, равное значению очередного десятичного знака. Если после поступления очередного импульса перезаписи в счетчик делимого 8 запишется нулевое значение остатка, то коммутатор 10 остается в закрытом состоянии и импульсы с выхода элемента

ИЛИ 7 проходят на обнуляющие входы счетчика, вследствие чего при значении делителя rn 1 импульсы на выход 13 не поступают. Устройство пригодно для делениядвух чисел при любом кх соотношении.

Таким образом, введение новых элементов и связей в предлагаемое устройство позволяет выполнять деление с большей точностью, чем при помощи ранее известных устройств.

570053

Составитель В. Жуков

Редактор E. Гончар Техред 3. Фанта Корректор С. Ямалова

Заказ 055/42 Тираж. 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4

Формула изобретения

Устройство для деления, содержашее генератор импульсов, счетчик делимого, блок определения окончания деления, регистр делителя, счетчик, элементы И, причем первые входы элементов И подключены к разрядным выходам регистра делителя, вторые входы элементов И подключены к соответствуюшим выходам счетчика, вход которого И1 подключен к выходу генератора импульсов, о т л и ч а ю.щ е е с я тем, что, с целью повышения точности, в устройство . введены элемент ИЛИ, коммутатор, дешифратор, счетчик, элементь| И и.элемент задержки, пер- д вый вход которого подключен к первым входам дополнительных элементов И, к входу блока определения окончания деления, к первому выходу коммутатора и к управляюшему входу счетчика, первый вход коммута- О тора подключен к выходу элемента ИЛИ, входы которого подключены к выходам элементов И, второй вход коммутатора подключен к выходу дешифратора, вход которого подключен к выходу счетчика делимого, вход которого подключен к второму выходу коммутатора и к входу дополнительного счетчика, управляюший вход которого подключен к выходу элемента задержки, второй вход которого подключен к выходу устройства и к выходу старшего разряда счетчика, разрядные )выходы дополнительного, счетчи1 ка подключены к вторым входам дополнительных элементов И, выходы которых подключены к соответствуюшим разрядным входам счетчика делимого.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельства СССР

N 342187, М.Кл. GOOF 7/52, 1972.2. Авторское свидетельство СССР № 434413, М. Кл Q 06 Г 7/52, 1974.