Частотно-импульсное множительно-делительное устройство

 

. Iy kc1

0 П И С А--Н :-И Е -

ИЗОБРЕТЕНИЯ щ 556437

Союэ Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 15.09.75 (21) 2172578/24 (51) М. Кл. G 06F 7/52 с присоединением заявки № (23) Приоритет

Опубликовано 30.04.77. Бюллетень ¹ 16

Дата опубликования описания 22.0б.77

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681,325(088.8) (72) Автор изобретения

Б. В. Чистяков (71) Заявитель (54) ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЪНОДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники.

Известно частотно-импульсное множительное устройство (1), содержащее счетчики импульсов, триггеры, элементы И и ИЛИ и дешифратор.

Однако оно имеет пониженную точность вычислений и органиченный диапазон изменения входных частотно-импульсных сигналов.

Известно также частотно-импульсное множительно-делительное устройство (2), содержащее элементы И и ИЛИ, триггеры, элемен ты задержки, регистр и два счетчика импульсов, счетный вход первого из которых подключен к выходу первого элемента И, соединенного первым входом с первыми входами второго и третьего элементов И и входом частоты делителя, а вторым входом — с вторым входом второго элемента И и выходом первого триггера, подключенного установочным входом к входам первых трех элементов задержки, входу обнуления регистра и выходу четвертого элемента И, соединенного первым входом с первым входом пятого элемента И и входом запуска устройства, а вторым входом — с входом частоты первого сомножителя и первым входом шестого элемента И, второй вход которого подключен к первому выходу второго триггера. Второй выход второго триггера связан с вторым входом пятого элемента И, а установочный вход — с выходом седьмого элемента И, подключенного первым входом к выходу шестого элемента

5 И, а вторым входом — к выходу третьего триггера, соединенного счетным входом с выходом первого элемента задержки. Вход частоты второго сомножителя подключен к третьему входу пятого элемента И, соединен10 ного выходом с вычитающим входом второго счетчика импульсов, и первому входу восьмого элемента И, соединенного вторым входом с выходом четвертого триггера и вторым входом третьего элемента И, подключенного

15 выходом к первому установочному входу пятого триггера, выход которого соединен с третьим входом второго элемента И, подключенного выходом через четвертый элемент задержки к счетному входу четвертого триг20 гера. Выходы второго и третьего элементов задержки соединены соответственно с выходом обнуления первого счетчика импульсов и первыми входами элементов И переписи первой группы, связанных вторыми входами с

25 поразрядными выходами первого счетчика импульсов, а выходами через регистр — с первыми входами элементов И переписи второй группы, вторые входы которых подключены к выходу второго счетчика импульсов, 30 а выходы — к поразрядным входам второго

F2 ра55 б0

65 счетчика импульсов, причем, выход элемента ИЛИ соединен с выходом устройства.

Недостатком прототипа является ограниченный диапазон изменения входных частот.

Цель изобретения — расширение диапазона изменения входных частот.

Это достигается тем, что в частотно-импульсное множительно-делительное устройство дополнительно введены элементы И и

ИЛИ, триггер, инвертор, реверсивный счетчик и дешифратор, соединенный входами с выходами первого счетчика импульсов, а выходом — с первыми входами первых двух дополнительных элементов И и входом инвертора, выход которого подключен к первому входу третьего дополнительного элемента И, соединенного вторым входом с выходом второго счетчика импульсов и вторым входом первого дополнительного элемента И, подключенного выходом к вычитающему. входу реверсивного счетчика. Поразрядные выходы счетчика соединены с входами дополнительного элемента ИЛИ, подключенного выходом к третьему входу первого дополнительного элемента И,а суммирующийвход — свыходом четвертого дополнительного элемента

И, первый вход которого подключен к выходу восьмого основного элемента И и первому входу пятого дополнительного элемента И.

Вторые входы четвертого и пятого дополнительных элементов И соединены с соответствующими выходами дополнительного триггера, подключенного установочным входом к первому установочному входу пятого основного триггера, соединенного вторым установочным входом с выходом второго дополнительного элемента И, второй вход которого подключен к выходу четвертого основного элемента И. Выходы первого, третьего и пятого дополнительных элементов И соединены с соответствующими входами основного элемента ИЛИ.

На чертеже представлена блок-схема устройства.

Устройство содержит счетчики 1, 2 импульсов, реверсивный счетчик 3 импульсов, регистр 4 памяти, триггеры 5 — 10, дешифратор

11, инвертор 12, элементы И 13 — 19, элементы И 20 переписи первой группы, элементы

И 21 переписи второй группы, элементы И

22 — 26, элементы ИЛИ 27, 28, элементы задержки 29 — 32, клеммы подачи частоты первого сомножителя 33, сигнала запуска 34, подачи частоты второго сомножителя 35 и частоты делителя 36, выходную клемму 37 и элемент И 38.

Работает устройство в двух режимах.

В первом режиме погрешность умножения определяется в основном погрешностью отношения частоты первого сомножителя FI к частоте делителя F2. При этом количество импульсов л частоты F2, накапливаемое в счетчике 1 в течение периода частоты Рь больше минимально допустимого количества импуль5

25 зо

50 сов и, „„„, которое определяется заданной допустимой погрешностью.

Во втором режиме работы погрешность множительно-делительной операции не за висит уже от отношения частот

F( и on 2 ределяется лишь отношением частоты частоте F .

В данном режиме работы количество им пульсов и> меньше и, мнндоп.

Первый режим работы определяется отсутствием сигнала на выходе дешифратора 11, а второй режим — наличием сигнала.

Множительно-делительное устройство ботает следующим образом.

Входные сигналы первой последовательности с частотой следования F<, характеризующие один из сомножителей, подаются на клемму 33, сигналы второй последовательности с частотой следования F>, характеризующей другой сомножитель, — на клемму 35.

Сигналы третьей последовательности с частотой следования F2, характеризующие делитель, поступают на клемму 36. Далее сигналы последовательности с частотой F< подаются на входы элементов И 13, 14, сипналы с частотой F„23, сигналы с частотой Fz — на входы элементов

И17и19.

В исходном состоянии счетчики 1, 2, 3, регистр 4 памяти и триггеры, обнулены. В момент t на клемму 34 подается сигнал разрешения. При этом первый после момента 4 импульс, подаваемый на клемму 33, проходит через элемент И 13 и переводит триггер 5 в единичное состояние. В результате открывается элемент И 19 и на вход счетчика начинают проходить сигналы делителя с частотой F (периодом Т2), которые накапливаются в счетчике до момента поступления следующего входного сигнала на клемму 33. Очевидно, что частота F2 должна быть больше частоты F в несколько раз.

Количество импульсов с частотой F2, поступивших в течение периода Т, последовательности импульсов с частотой F, на вход счетчика 1, определяется как т, П,:

r„

С поступлением на клемму 33 следующего (второго после подачи сигнала разрешения) импульса информация, накопления в счетчике 1, передается через элементы И 20 переписи первой группы в регистр 4 памяти, где запоминается, а счетчик обнуляется. Необходимый временной сдвиг между моментами передачи информации и обнулением счетчика осуществляется с помощью элементовзадержки 31, 32. Далее процесс повторяется. С приходом каждого последующего импульса из последовательности с частотой следования F> он обнуляет регистр 4 памяти и передает на556437 копленную в счетчике информацию в регистр памяти.

Необходимая задержка в подаче сигналов на вход счетчика 2 в данном режиме осуществляется с помощью схемы, состоящей из триггеров 6, 7, элементов И 14, 15 и элемента задер>кки 29. После подачи сигнала разрешения на клемму 34 в момент времени, первый после момента t6 сигнал из импульсной последовательности с частотой F проходит на выходы элементов И 13, 14. При этом с выхода элемента И 13 он поступает через элемент задержки 29 на счетный вход триггера 6, переводя его из нулевого в единичное состояние. Очевидно, что при этом сигнал с выхода элемента И 14 не проходит на выход элемента И 15, так как отпира|ощий сигнал с тпиггера 6 подается на его вход с задержкой за счет элемента 29. При поступлении следующего сигнала на клемму 33 сигнал с выхода элемента И 14 проходит на выход элемента

И 15. переводя триггер 7 в единичное состояние. В пезультате откпывается элемент И 23 и на вход счетчика 2 начинают подаваться импульсы с частотой следования Гз. С переводом триггера 7 в единичное состояние элемент И 14 запирается для сигналов, подаваемых на клемму 33. Для получения информации в результате в течение первого периода частоты Г2 в данном режиме служит схема, состоящая из элементов И 17. 18. 22, триггеров 8, 9 и элемента задержки 30. После подачи сигнала разрешения на клемму 34, прохождения импульса с клеммы 33 через элемент И 13 и перевода триггера 5 в единичное состояние на выход элемента И 17 проходит сигнал последовательности с частотой F2.

Одновременно импульс с клеммы 36 подается на вход элемента И 18. С выхода элемента

И 17 сигнал через элемент задержки 30 поступает на счетный вход триггера 8, переводя его в единичное состояние. При этом открывается элемент И 22 и на его выход проходят сигналы с клеммы 35.

Указанные сигналы через открытый элемент И 24 и далее через элемент ИЛИ 27 пода|отся на выходную клемму 37 устройства, образуя первые сигналы результата. При поступлении следующего сигнала с клеммы 36 он проходит через элемент И 18 и триггеры

9, 10 устанавливаются в единичное состояние, а в случае подачи сигнала на счетный вход триггера 8, последний переводится в нулевое состояние. При этом запираются элементы И

17, 18, 22, 24 и открывается элемент И 15.

В результате выдача импульсов с клеммы 35 прекращается, что необходимо для нормального функционирования устройства.

Сигналы пересчета с выхода счетчика 2 подаются через элемент И 26 и далее через элемент ИЛИ 27 иа выходную клемму 37, образуя равномерную последовательность импульсов, характеризующую результат, а также на управчяющие входы элементов И 21 переписи второй группы. В -сзультате этого информация. запомненная в регистре 4 памяти, периодически передается через элементы И 21 в счетчик 2, образуя его исходную уставку. В зависимости от величп5 ны исходной уставки на выходе счетчика 2 устанавливается вполне определенная частота. При этом каждый последующий ими льс частоты ос> ществляет периодический сброс старой информации в регистре 4 и запись но10 вой информации. При этом период последовательности импульсов на выходе счетчика 2 определяется выражением т, 7Вых — 7 3

15 или в частотном представлении

Fq

ВЫХ

Г

Таким обпазом, на выходе устройства в

20 пеоном режиме имеет место результат мно>кительно-делительной операции с равномерны т распоеделением выходных сигналов.

Пои увеличении значения частоты входных сигналов (например, FI) и по достижении

25 неравенства п1<п, в момент 4 на выМИНПОП ходе дешпфратора 11 появляется высокий уровень напряжения, чем определяется второй режим работы множитечьно-делительноЗ0 го устройства. Элемент И 16 открывается, элемент И 26 закрывается и подается высокий уровень наппя>кения на один из входов элементов И 25, 38.

Первый же сигнал с выхода элемента И 13

З5 после момента 4 проходит через элемент И

16 и пеоеводит триггер 9 в нулевое состояние.

Это приводит к отпиранию элемента И 17.

Далее с> гнал с клеммы 36 подается через элемент И 17 и пепеводит триггер 8 в еди40 пичпос остояцие. При этом открываются элементы И 18. 22 и чепез элемент И 22 и далее чепез элемент И 25 на суммирующий вход реверсивного счетчика 3 начинают проходить спгна."IbI с клеммы 35 импульсной последова45 тельности с частотой гх. Указанные импульсы суммируются в счетчике 3. Импульсы на вход реверсивного счетчика поступают до момента подачи следующего сигнала с клеммы 36, который проходит через элемент И 18 на вход

50 триггера 9, переводя его в единичное состояние, и далее устанавливает триггер 8 в нулевое состояние, запирая таким образом элементы И 18, 22. Далее описанный процесс периодически повторяется с поступлением

55 каждого последующего импульса частоты FI.

Следует отметить, что с поступлением первого >»е импульса на вход певеосивного счетчика 3 на выходе элемента ИЛИ 28, входы которого связаны с разрядными выходами счет00 1ика 3, вырабатывается высокий уровень напря>кения, в результате чего отпирается элемент И 38 для сигналов с выхода счетчика 2.

Указанные сигналы с выхода счетчика 2 npoi.nÿò па вход э.чемен-»а И 38 и далее на вы55 !итающий вход счетчика 3 и через эчемент

556437

ИЛИ 27 на выход устройства. При этом сигналы проходят на выход устройства до момента обнуления счетчика 3. В момент обнуления указанного счетчика на выходе элемента ИЛИ 28 исчезает высокий уровень напряжения и элемент И 38 запирается. Далее описанный процесс периодически повторяется. Причем количество импульсов, записанное в течение одного цикла в реверсивный счетчик 3, определяется выражением

Т счз—

73 и представляет собой фактически коэффициент умножения частоты Рь

Таким образом, предложенное стройство обеспечивает существенное расширение диапазона входных частот, так как позволяет повысить веохний предел частоты F и понизить нижний предел частот F и F>. Это обусловлено тем, что в первом режиме, который реализуется при n>)n, погрешность множительно-делительной операции опредеF) ляется в основном отношением . ПоэтоF му здесь накладываются огпаничения FIB увеличения верхнего прел"ла F< и уменьшение нижнего предела F и Fç.

Во втором режиме (n (n, 1 погрешность умножения не зависит от погрешности

F F, и определяется отношением частот г Fa

Причем это отношение тем меньше, чем больше значение частоты F и меньше значение Fg. В результате в предложенном vcTройстве обеспечивается существенное расширение диапазона изменения входных частот без уменьшения точности.

Формула изобретения

Частотно-им пульсное множительно-делительное устройство, содержащее элементы И

ИЛИ, триггеры, элементы задержки, регистр и два счетчика импульсов, счетный вход первого из которых подключен к выходу первого элемента И, соединенного первым входом с первыми входами второго и третьего элементов И и входом частоты делителя, а вторым входом — с вторым входом второго элемента

И и выходом первого триггера, подключенного установочным входом к входам первых трех элементов задержки, входу обнуления регистра и выходу четвертого элемента И, соединенного первым входом с первым входом пятого элемента И и входом запуска гстройства, а вторым входом — с входом чатоты первого сомножителя и первым входом пестого элемента И, второй вход которого подключен к первому выходу второго тригге5

55 ра, соединенного вторым выходом с вторым входом пятого элемента И, а установочным входом — с выходом седьмого элемента И, подключенного первым входом к выходу шестого элемента И, а вторым входом — к выходу третьего триггера, соединенного счетным входом с выходом первого элемента задержки, причем вход частоты второго сомножителя подключен к третьему входу пятого элемента И, соединенного выходом с вычитающим входом второго счетчика импульсов, и первому входу восьмого элемента И, соединенного вторым входом с выходом четвертого триггера и вторым входом третьего элемента

И, подключенного выходом к первому установочному входу пятого триггера, выход которого соединен с третьим входом второго элемента И, подключенного выходом через четвертый элемент задержки к счетному входу четвертого триггера, а выходы второго и третьего элементов задержки соединены соответ ственно с входом обнуления первого счетчика импульсов и первыми входами элементов И переписи первой группы, подключенных вторыми входами к поразрядным выходам первого счетчика импульсов, а выходами соединенных через регистр с пеовыми входами элементов И переписи второй группы, вторые входы которых подклю ены к выходу второго счетчика импульса, а выходы — к поразрядным входам второго счетчика импульсов, причем выход элемента ИЛИ соединен с выходом устройства, отличающееся тем, что, с целью расширения диапазона изменения входных частот. в него дополнительно введены элементы И и ИЛИ, триггер, инвертор, реверсивный счетчик и дешифратор, соединенный входами с выходами первого счетчика импульсов, а выходом — с первыми входами первых двух дополнительных элементов

И и входом инвертора, выход которого подключен к первому входу третьего дополнительного элемента И, соединенного вторым входом с выходом второго счетчика импульсов и вторым входом первого дополнительного элемента И, подключенного выходом к вычитающему входу реверсивного счетчика, поразрядные выходы которого соединены с входами дополнительного элемента ИЛИ, подключенного выходом к третьему входу первого дополнительного элемента И, а суммирующий вход соединен с выходом четвертого дополнительного элемента И, первый вход которого подключен к выходу восьмого основного элемента И и первому входу пятого доно.лнительного .элемента И, причем вторые входы четвертого и пятого дополнительных элементов И соединены с соответствующими выходами дополнительного триггера, подключенного установочным входом к первому установочному входу пятого основного триггера, соединенного вторым установочным входом с выходом второго дополнительного элемента И, второй вход которого подключен к выходу четвертого основного элемента И, а

556437

ИЛИ.

Составитель И. Филипова

Техред Л. Котова

Редактор И. Грузова

Корректор Л. Денискина

Заказ 1112/9 Изд. 1 1 е 419 Тирз к 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Типография, пр. Сапунова, 2 выходы первого, третьего и пятого дополнительных элементов. И соединены с соответствукнцими входами основного элемента 10

Источники информации, принятые во внимание при экспертизе:

1. Лвт. св. No 276519, кл. G 06F 7/52, 1970.

2, Авт. св. _#_o. 496556, кл. G 06F 7/52, 1974.