Накопитель для постоянного запоминающего устройства

 

О Л И С- А Н Й Е

ИЗОБРЕТЕНЙЯ

4 .еюз Советским

Сощн6пястнчесние 3е .пЯннн

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (61) дополинтельное к авт. свих-ву— (94) 3аявлено 260476 {Я) 2353б78/18-24: (51) N. Кл. с присоединением заявки Я.8 11 С 17/02 йбц666т6666и6 666I6TsT

666616 N6666TP66 669

66 66666I 666366T666i

6 6T66hlTIN (И) йрнорнтет (43) Опубликовано05,11.77. Бюллетень ph 41 (45) Дата опубликования описания!1 077. (53) УДКб28.327.б (088. 8) Н.H.Æóðàâñêèé и A.М.Селигей

p3) заявитель киевский ордена трудового красного зйамени завод электронных вычислительных и управляющих машин (54) НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮ@ЕГО

УСТРОЙСТВА

10 б ° Ф е ° °

11. ° .0

Изобретение относится к областй ааа- томатики и вычислительной техники.

Известны накопители для постоянных запоминающих устройств (ПЭУ), содержащие матрицу адресных и разрядных шин, в одних из пересечений которых включены элементы связи (1).

Недостатком таких накопителей для

ПЗУ является сравнительно большой уррвень помех нуля на разрядных шинах, обусловленных паразитными связями между разрядными шинами и связями через элементы связи выбранной адресной шины с остальными невыбранными адрес ными шинами. При этом уровень помех нуля возрастает при увеличении инфор .мационной емкости накопителя.

Целью изобретения является повышение надежности работы накопителя.

Эта цель достигается тем, что в предложенном накопителе, содержащем матрицу адресных и разрядных шин, в одних из пересечений которых включены элементы связи, в других пересече ниях адресных и разрядных,шин содердатся ключевые элементы, например транзисторы, коллекторы и базы которых подключены соответственно к разряднь m и адресным шинам, а эмиттер к шин= нулевого потенциала.

На чертеже представлена схема нак0. пителя.

Накопитель содержит матрицу адресГ ных 1 и разрядных 2 шин, в одних из пересечений которых включены элементы связи 3. В других пересечениях включены транзисторы 4, коллекторы и базы которых подключены соответственно к разрядным 2 и адресным 1 шинам, а эмиттеры — к шине 5 нулевого потенциала.

Показан набор кодов

10...1

01...1

Накопитель работает следующим образом.

При поступлении сигнала чтения на; одну из адресных шин 1 через элементы связи, возникают сигналы единиц .

Одновременно сигнал чтения открывает транзисторы, подключенные к выбранной адресной шине. На разрядных шинах, подключенных к открытым транзисторам„ в момент чтения уровень напряжения близок к нулю. Это исключает появление помех нуля на соответствующих pa}sрядных шинах.

Формула изобретения

Составитель H ..Журавский

Техред H.Б бурка Корректор С.шекмар

Редактор Л.утехина

4401/47 Тираж 729 Подписное

ЦНиИПИ государственного комитета Совета Министров СССР по делам изобретений н oI Kðûòèé

113035, Москва, Ж-35, Раушская наб., д. 4/5

Эаказ

Филиал ППП Патент, г.Ужгород, ул.Проектная, 4

Технико-экономическая э@фективнос ть предложенного накопителя для Пзу определяется существенным повышением надежности работы устройств, имеющих большую инФормационную емкость.

Накопитель для постоянного запоминающего устройства, содержащий матри-, цу адресных и разрядных шин, в одних ив пересечений которых включены эле-. менты связи, отличающийся с, то с целью повью и » я H адежног накопителя OH сод ржит в других пересечениях адресных и разрядных шин ключевые элементы, например транзисторы, коллекторы и базы которых под= ключены соответственно к разрядным и адресным шинам, а эмиттеры == к шине нулевого потенциала.

Инсточники инФормацни, принятые во внимание рн экспертизе:

1.Брик K.A. Техника постоянных запо:минающих устройств. М,, Советское радио, 1973, стр.14-40.