Шифратор для трансформаторного постоянного запоминающего устройства

 

Сотоз Советскнк

Социалистических

Республик (" 6 >>><

Д г г (61) Дополнительное к авт. свнд-ву (22) Заявлено 27.10.76 (21)2415582/18-2 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.06.78. Бюллетень №2

Гасударственный наинтет

5аетв Мнннетраа 6N9 аа делам нзебретвннй н открытей (53) УДК 681,327.66 (088.8 ) (45) Дата опубликования описания 10.05.78 (72) Авторы изобретения

Н, Н. Журавский, А. М. Селигей н Д» С. Тростянецкий (73) Заявитель

Киевский ордена Трудового Красного Знамени завод электронных вычислительных и унравляюших машин (54) ШИФРАТОР ДЛЯ ТРАНСФОРМАТОРНОГО

ПОСТОЯННОГО ЗА ГЮМИНАЮШЕГО

УСТРОЙСТВА

Изобретение относится к области вычис-. лительной техники, и частности к постоянным . запоминаюшим устройствам, Известны шифраторы для трансформаторных постоянных эаноминаюших устройств 1,2$.

Один из известных шифраторов (1) содержит в каждом разряде три выходные обмотки при записи информации в четверичной системе счисления. Каждый четверичный разряд представляет два двоичных разря- l0 да, поэтому для подключения информационных разрядов требуется 1,5 }т контактов, где К» количество двоичных разрядов.

Недостатком известного шифратора asляется большое количество выходных кон- 15 тактиых шин.

Известен также шифратор для трансформаторно о постоянного запоминающего устройства 2 (, содержаший трн запоминаюших трансформатора, первые выводы выход- 20 ных обмоток которых соответственно подключены к базам первого, второго и третье го транзисторов, а коллекторы первого н третьего транзисторов соответственно - к первьв выводам первого и второго реэис- _#_ торов, второй вывод выходной обмотки третьего запоминающего трансформатора соединен с змиттером третьего транзистора и источником отрицательного напряжения, въ ходную шину я шину нулевого потенциала.

Шифратор осуществляет преобразование четверичного кода в двоичный. Недостаткомизвестного шифратора является большое количество контактных выводов, что приводит .к снижению надежности устройства в целом и увеличению его габаритов.

С целью повышения. надежности шифрато ра путем сокрашении числа выходных шни предлагаемый шифратор содержит источник положительного надряжения, третий резистор и диод, при этом источник положительного напряжения через третий резистор подсоединен ко второму выводу первого резистора, катод диода - к коллектору второго транзистора, а анод - ко вторым выводам первого и второго резисторов и выходной шине, вторые выводы выходных обмоток первого и второго запоминакицих трансформаторов соответственно соединены

611254 с эмиттерами первого и второго транзисторов и шиной нулевого потенциала.

На фиг, 1 привецена принципиальная электрическая схема описываемого шифрато> ре, на фиг. 2 - временная диаграмма его выходных сигналов на выходной шине.

Шифратор содержит три запоминающих трансформатора 1, 2, 3, соответственно, с выходными обмотками 4, 5, 6, три транзистора 7, 8, 9, шину нул евого потенциа- о ла 10, источник отрицательного напряжения

11, первый резистор 12, второй резистор

13, выходную шину 14, третий резистор 15, источник положительного напряжения 16, циод 17. 15

Трансформаторы 1, 2, 3 предназначены для, хранения двоичных кодов 01, 10 и 11 (четверичных кодов 1, 2 и 3), соответст» венно, Начала выходных обмоток 4, 5, 6 соединены с базами транзисторов 7, 8, 9, 20 эмиттеры которых соединены с концами указанных обмоток, Концы обмоток 4 и 5 соединены с шиной 10 нулевого потенциала, а конец обмотки 6 соединен с источником отрицательного напряжения 11. Коллекторы транзисторов 7 и 9 через резисторы 12 и 13 соединены с выхоцной шиной 14, сое циненной через резистор 15 с источником положительного напряжения 16 и через диод 17 - с коллектором транзистора 8, При чтении двоичных кодов ОО, 01, 10, 11 яа выходной шине 14 устанавливаются сигйалы 18, 19, 20 и 21, соответственно, (форма тока опроса изображена эпюрой 22), Шифратор работает следующим образом.

По возбужденному кодовому проводу (на фиг, не показан) продускают импульс 22 тока опроса, при этом возбуждается один из запоминающих трансформаторов 1, 2, 3 или (при хранении коца ОО) указанные трансфор-40 маторы не возбуждаются.

При чтении кода ОО ии один из запоминающих трансформаторов 1, 2, 3 не возбужден, транзисторы 7, 8, 9 закрыты и на выходной шине 14 устанавливается высокий

45 уровень 18, равный напряжению +Е источника положительного напряженна 16.

При чтении кода 01 возбужден запоми» наюший трансформатор 1, транзистор 7 от50 крыт, и по цепи - источник положительного напряжения 16, резисторы 15 и 12, транзистор 7, шина 10 нулевого потенциала течет ток, На выходной . шине 14 установится сигнал 19, рабочее значение напряжения сягнвла равно +—

Е

При чтении кода 10 возбужден запоминающий трансформатор 2, транзистор 8 открыт. Напряжение нв выходной шине 14 по-казано на эпюре 20, оно отличается от нулевого уровня на величину пацениа нвпряженин на открытых транзисторах 8 и диода 17, Возбужденное состояние запоминающего трансформатора 3 соответствует чтению кода

11, при этом открыт транзистор 9. Ток течет по цепи; - шина источник положительного напряжения 16, резисторы 15, 13, транзистор 9, источник отрицательного напряжения

11. Сигнал на выходной шине 14 изображен эпюрой 21, напряжение равно - -у-, Е

Указанные значения напряжений на э юрах 19, 20, 21 приведены в качестве приме ра, В общем случае значения напряжений, определяются величннами потенциалов на шинах источников положительного и отрицательного напряжений 16 и 11 и величинами резисторов 12, 13 и 15.

Схема облацает высоким быстродейсч вием, так как транзисторы схемы работают на открывание.

В современных запоминающих устройствах, в связи с широким использованием интегральных схем, количество разъемных сое-, цииений (контактов) часто является onpegeastsmsae при разработке и компоновке схем.

Применение предложенного шифратора позволяет вдвое уменьшить количество выходных шии поэтому дла подключения информационных разрядов квжцой матрицы требуется всего ф контактов. Это позволяет уменьшить гайариты матриц, повысить надежность шифратора í, вцелом,,постоянного эвпоминакхцего устройства и упростить монтаж всего устройства.

Форм ула изобретения

Шифратор цла трансформаторного постоянного запоминающего устройства, содержащий три запоминающих трансформаторе, первые выводы выходных обмоток которых соответс венно подключены к базам первого, второго и третьего транзисторов, а коллекторы пер,вого и третьего транзисторов соответственно - к первым въеоцам.первого и второго резисторов, второй вывоц выходной обмотки третьего запоминающего трансформатора соединен с эмиттером третьего транзистора и источником отрицательного напряжения, - выходную шину и шину нулевого потенциала, отличающийся тем,что,с целью повьпнения надежности шифратора дутем сокрашения числа выходных шин, он содержит источник положительного напряжения, третий резистор и диоц, при этом источник положительного напряжения через третий резистор подсоединен ко второму вывоцу первого резистора, катод диода - к коллектору второго транзистора, в аноц - ко вторым выводам пер611254

Составитель В. Вакар

Редактор Л. Баглай Техред Э. Чужих

Корректор В, Сердюк

Заказ 3163/42 Тираж 717 Подписное

БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открьпий

113035, Москва, Ж-35, Раушская наб„а. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 вого и второго резисторов и выходной шине, вторые выводы выходных обмоток первого и второго запоминающих трансформаторов соответственно соединены с эмиттерами nepaoro и второго транзисторов и шиной нулевого потенциала.

Источники информации, принятые во внимание пои экспеотизе:

1. Авторское свидетельство СССР

% 140267, 42 tn, 14 от 22.10,66.

2. Авторское свидетельство СССР

¹ 449911116600,, кКл, С7 11 С 17/00, 18.01,74,