Устройство для вычисления значений координат вектора

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 5 91860 (61) Дополнительное к авт. свид-ву(22) Заявлено 18.10.76 (21) 2412261/18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 05.02.78. Бюллетень № 5 (45) Дата опубликования описания 06. 64. 18 (51) М. КлР

G 06 У l5/20

Государственный комитет

Совета Министров СССР

Il0 делам изооретений и открытий (5g) УДК 681.325.5 (088. 8) (72) Авторы изобретения

Е. И, Духнич, В. А. Митраков и Б. К. Орлов

Таганрогский радиотехнический институт имени B. Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЗНАЧЕНИЙ КООРДИНАТ

ВЕКТОРА

Изобретение относится к вычислительной технике.

Известно устройство для вычисления значений координат вектора, работающее в соответствии с алгоритмом Волдера. Оно содержит два входных регистра, блок управления, сум5 маторы-вычитатели, элементы корректировки содержимого регистров (!).

Данное устройство действует с низкой точностью.

Наиболее близко к предлагаемому устрой- о ство для вычисления значений координат вектора, содержащее четыре сдвигающих регистра, три сумматора-вычитателя, два коммутатора и блок постоянной памяти, причем группа выходов первого сдвигающего регистра через первый коммутатор соединена с первым входом первого сумматора-вычитателя, группа выходов второго сдвигающего регистра через второй коммутатор подключена к первому входу второго сумматора-вычитателя, выход которого соединен с первым выходом устройства и входом первого сдвигающего регистра, выход младшего разряда которого соединен со вторым входом второго сумматора-вычитателя. Выход младшего разряда второго сдвнгающего регистра соединен со вторым входом первого сумматора-вычитателя, выход которого подклю- 25 чен ко входу второго сдвигающего регистра и ко второму выходу устройства. Первый вход третьего сумматора-вычитателя соединен с выходом третьего сдвигающего регистра, второй вход — с выходом четвертого сдвигающего регистра, выход подключен к третьему выходу устройства и ко входу третьего сдвигающего регистра. Выходы блока постоянной памяти соединены с соответствующими входами четвертого сдвигающего регистра.

Вычисления в устройстве выполняются по итерационному алгоритму Волдера.

Аппаратурная реализация алгоритма проста, позволяет распараллеливать выполнение микроопераций, приблизительно на порядок повышает быстродействие и сокращает объем программ по сравнению с ЭВМ универсального типа.

Недостатком рассматриваемого устройства является необходимость хранения в блоке памяти значений угловых постоянных, число которых равно разрядности операндов, что повышает затраты на оборудование.

Цель изобретения — сокращение объема

:оборудования.

Предлагаемое устройство отличается тем, что в него введен элемент И, первый вход которого подключен ко входу устройства, вто591860

Фора ула изобретения рой вход соединен с соответствующим выходом четвертого сдвигающего регистра, вход которого соединен с выходом элемента И.

При достаточно малых углах тригонометрические функции численно равны значению угла, а следовательно и пропорциональны ем

Поэтому на итерациях, номер которых не меньше семи. углы поворота вектора уменьшаются ровно вдвое. Объем памяти сокращается бл 1годаря тому, что угловые расстояния, начиная с седьмой итерации, получаются сдвигом на один разряд угловой постоянной предыдущей итерации.

На чертеже показана структурная элек1рическая схема устройства.

Устройство содержит сдвигающий регистр

1, коммутатор 2, сумматор-вычитатель 3, сдвигающий регистр 4, коммутатор 5, сумматорвычитатель 6, сдвигающий регистр 7, сумматор-вычнтатель 8, сдвигающий pc(HcTp 9, эле- мент И 10, блок 11 постоянной памяти.

Устройство работает по алгоритму. Волдера с той разницей; что, начиная с седьмой итерации, угловая, постоянная не заносится в сдвигающий регистр 9 из блока 1! постоянной памяти каждой итерацией, а вычисляется на предыдущей итерации сдвигом.

Устройство работает следующим образом.

Координаты и утол хранятся в регистрах 1, 4 и

7 соответственно. Если выполняется одна из первых итераций, в регистр 9 заносится из блока 11 угловая постоянная. Если выполняется итерация, номер которой не меньше семи, угловая постоянная сформирована на предыдхщей итерации, н ее занесение не требуется.

Кроме того, при выполнении этих итераций нз устройства управления (на чертеже не показано) на вход 12 подается потенциал, открывающий элемент И 10.

С началом очередной итерации: по команде из устройства управления коммутаторы 2, 5 соединяют соответствующие вхоjbl регистров 1 и 4 со входами сумматоров-вычитателей 3, 6.

Значение со сдвигающего регистра 1 подается на второй вход сумматора-вычитателя 6, где складывается (вычитается) со значением, поступающим с коммутатора 2. Значение, получаемое на выходе сумматора-вычитателя 3, записывается в регистр 4.

Значение со сдвигающего регистра 7 подается на сумматор-вычитатель 8, где вычитается (складывается) с угловой постоянной, поступающей со сдвигающего регистра 9 на второй вход сумматора-вычитателя 8. Значение, получаемое на выходе сумматора-вычитателя 8, записывается в регистр 7 и через выход 13 поступает в устройство управления.

На первых шести итерациях элемент И 10 закрыт, и в процессе сдвига угловой постоянной регистр 9 с".ищается, тем самым подготав лнваясь к приему угловой постоянной из блока 11.

На последующих итерациях на вход 12 из устройства управления подается потенциал, открывающий элемент И 10. В этом случае с предпоследнего разряда сдвигающего регистра

9 значение через элемент И 10 записывается в регистр 9.

Процесс повторяется до набора заданного числа итераций.

В конце операции результаты вычисле могут быпгь выведены соответственно с выходов

14.!5 и 13.

Использование элемента И позволяет в несколько раз сократить объем памяти, необходимый для хранения значений угловых постоянных. Например, число хранимых в памяти угловых постоянных сокращается втрое при разрядности операндов, равной 21.

Устройство для вычисления значений координат вектора, содержащее четыре сдвигающих регистра, три сумматора-вычитателя, два коммутатора и блок постоянной памяти, причем группа выходов первого сдвигающего регистра через первый ком мутатор соединена с первым входом первого сумматора-вычитателя, группа выходов второго с. . витающего регистра. через второй коммхтатор подключена к первому входу второго сумматора-вычитателя, выход которого соединен с первым Bhlxo.í)ì устройства и входом первого сдвигающего регистра, выход младшего разряда которого соединен со вторым входом второго сумматора35 вычитателя, выход младшего разряда второго сдвигающего регистра соединен со вторым входом первого сумматора-вычитателя, выход которого подключен ко входу второго сдвигающего регистра и ко второму выходу устройства, первый вход третьего сумматора-вычитателя соединен с выходом третьего сдвигающего регистра, второй вход — с выходом четвертого сдвигающего регистра, выход подключен к третьему выходу устройства и ко входу тре1ьего сдвигающего регистра, выходы блока постоянной памяти соединены с соответствующими входами четвертого сдвигающего регистра, отличающееся тем, что, с целью сокращения объема оборудования, оно содержит элемент И, первый вход которого подключен

50 ко входу устройства, второй вход соединен с соответствующим выходом четвертого сдвигающего регистра, вход которого соединен с выходом элемента И.

Источники информации, принятые во внима55 ние при экспсртизс :

1. Опубликованная заявка Великобритании

Хе 1331410, кл. G 4 Л. М. кл. G 06 F 1/02, 1 973.

15

Составитель Л. Жерснов

Тек рс.> О. Л> I 0 8>>>I 1соррсктор 11. T) «><><;>

Тираж <>< о Подписное

Редактор Г>. Фсд<>т<>в .Заказ 592 4>

LlHIIHI I 8 Гасу>тарст асиного коми гс> а Совета Министров СССР

fIo делам иа<н>рс > енин II открытии

I I ЗЗ>35, Москва. Ж-:35, 1>ау> «к;<» наб.>.д . 4(5

<1>и<н»>.i Г!11П «11атс ит», г. У>к> <>р<>д, у.i. Проск> иан. 1