Устройство для сложения и вычитания чисел в фазо-импульсной форме

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ () 595732

Союз Советских

Сациалистических

Ресвублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 04.01.76 (21) 2310758/24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 28.02.78. Бюллетень № 8 (45) Дата опубликования описания 27.03.78 (51) Ч 1 1 G 06Г 7, 50

Государственный комитет

Совета Министров СССР ло делам изобретений н аткрытнй (53) УДК 681.325.5 (088.8) (72) Автор изобретения

А, К. Великолуг (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ЧИСЕЛ

В ФАЗОИМПУЛЬСНОЙ ФОРМЕ

Устройство относится к области автоматики и вычислительной техники и мо;.,ет быть использовано при реализации технических средств цифровой автоматики и цифровых электроизм. рн "c;IbHbIx приборов.

Известны устройства, выполняющие операции сложения и вычитания.

Известное устройство для определения разности двух чисел, содержащее счетчик уменьшаемого, счетчик вычитаемого, счетчик аосолютной разности, триггер знака, схему сравнения, генератор импульсов и элементы

И, выполняет операцию вычитания двух Nразрядных чисел путем добавления единичных импульсов в счетчик, содержащий меньшее из двух чисел, до момента их равенства. Однако это устройство не выполняет операции сложения, кроме того, имеет ограниченное быстродействие, повышение которого возможно лишь применением более высокочастотных счетчиков. Применение двух счетчиков, используемых для вычисления, также является недостатком этого устройства (1).

Известное устройство для сложения выполняет операцию сложения цифр, представленных десятичным фазо-импульсным кодом, и содержит преобразователь фазы цифры в число импульсов, матрицу сложения, пороговую и логическую схемы, два регистра и счетчик.

Однако это устройство не осуществляет операции вычитания и не может быть использовано для сложения N-разрядны.; чисел (2).

Из известных устройств наиболее близким ио технической сущности к изобретеншо яв5 ляется устройство для сложения и вычитания чпсел в фазо-импульсной форме, содержащее два элемента ЗИ вЂ” ИЛИ, блок сравнения разрядов, накапливающий счетчик, блок переключения разрядов, блок преобразования фа10 зы цифры в число импульсов, триггер запуска, элемены И и ИЛИ, причем выходы элементов ЗИ вЂ И соединены соответственно с первым и вторым информационными входами блока сравнения разрядов, выход первого

15 элемента ЗИ вЂ” ИЛИ подключен также к первым входам первого и второго элементов И, к вторым входам которы: подключены соответственно шина разрешения сложения и шина разрешения вычитания. Выход первого

20 элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с запускающим входом блока преобразования фазы цифры в число импульсов, выход второго элемента И соединен с первым входом вто25 рого элемента ИЛИ, выход которого соединен со стоповым входом блока преобразования фазы цифры в число импульсов, тактовый вход которого подключен к первому тактовому входу устройства, управляющие входы—

30 к выходам блока переключения разрядов, а

595732 пиф01)х!ацпоипыс выходы — - к cooTBCTcTI3) 10щи м В х од 3 м и 3 и 311л i i 13 2 10 щс ГО с 1 с 1 ч и к 2. 1, 1) У -гlli !3ыходы блока персключшшя разрядов 0сд iileèû с входами элементов ЗИ вЂ” ИЛИ, другис входы которы.; иодкгпочспы соответственно к входам разрядов вычитасмо!.о и к зходам разрядов умсньшаемого. Тактоиы1! Вход б.!!Ока псрсклlочспия разрядои подкл10 !сп к выходу третьего элемс гга И, первые вход которог0 подкл!очсн и второму T2êòoBoìó иходу устройства, установочные входы блока псрсII,1I0 1С1!ПЯ P33PHJOB ВОДИЛ!О IСНЫ К Ill!Iii!1Ì разрешения сложения и ыы ш гания. 311!и!2 р азрсшспия иычп 12ппя подк;110 чспа 1 акжс к упр !Вля!Ощсму входу блока сраипспия pU.:3pilдои, вход 3!!пуска устройства подклю leii к сд3ши шому в оду триггера запуска, пулевой вход которого подключсц к выходу блока переключения разрядов, а выход- -к второму входу третьего элемента И (3).

Однако это устройство произиод!Тг ошр:— ц!ш сложсипя и вычитания лишь с одним Icсятичпым разрядом, а для операций с 13!-разрядными числами требуется его Л!-кратное повторение, iTo существенно уело кпя T и удорожает устройство.

Цель изобрстсния — упрощение устрой тиа

Д !Я с 1Ожсн1IЯ 11 иы 11IT2нпЯ Л -P23P 51Дпых Дев сятпчных шссл, прсдстаилс!шых и фазо-импульсной форме.

Это достш.ается тем, гго и предлагасмос устройство введены блок упраилсш!я фазой умеиьшасмого ii IBTBepTbié 3 relrellT И, llepвый вход которого подклю iell к выходу блока сравнения разрядов, второй — к третьему тактовому входу устройства, третий — к третьему входу третьего элемента И Il к инверсному контрольному выходу блока преобразования фазы цифры в число импульсои, а иыход— к первому входу блока управления фазой умспьшасмого, второй вход которого соединен с входом сброса блока сраыпсипя разрядои, вторым входом второго элемента И,31И и выходом третьего элемспта И, третий ихэд блока управлсиия фазой умсньшасмо1:о соединен с прямым KQHTpo JlblibDI Выходом Олока rlpe.образования фазы цифры в число импульсов, четвертый вход — с вторым тактовым B. o,roì устройства, пятый вход — с ьыходом второго элеч!Сита ЗИ вЂ” ИЛИ, а выходы подключены к второму и третьему входам первого элемента

ИЛИ.

Кроме того, блок управления фазой уменьшаемого содержит два триггера, трп элемента

И и элемент задержки, причем первый вход блэка подключен к едппи шому входу первого триггера, единичный и нулевой выходы которого соединены с псрвымп входами соответственно первого и второго элементов И, втоprie входы которых соединены с пятым ilioдом блока, 2 третьи входы — с пулевым Biiходом второго триггсра, нулевой вход которого подключен к второму входу олока, а едипшный — к !3ыходу третьего элсмепта И, икэды которого подкл10чсllbi к трстьем и чсTÂepTO5

20 э зо

IO

65 му ихо;1ам блока. Выход первого элемента И чсрсз элемент задержки подключен к нулевому входу первого тршгсра. Выходы второго эг!смсiiTci И il элемента задср>кки являются и! !хо;!11 :и блока.

l1à фиг. 1 показана функциональная схема предлагаемого устройства; на фиг. 2 — временная диаграмма работы устройства при вычитании; !!а фпг. 3 — то жс, при сложении ,iiÑÑrh

Дг!я опрсделе!шостп па фиг. 1 изображена схема устройства, предназначенного для сложения и вычитания трехразрядных десятичпых чисел, прсдставлс!шых обратным фазоимпульспым кодом (т. е. импульсы с фазами шссл c;Ie;IA.IGT Bo времени в порядке 9, 8, 7,...,1, О, 9,...).

Устройство содержит элементы ЗИ вЂ” ИЛИ

1 и 2, бло 3 сравнения разрядов, элементы

II 4 и 5, элементы ИЛИ 6 и 7, блок 8 преоб1) азои аппя фазы цl!фры В число имп льсОВ, пакаплпва!Ощпй счетчик 9, блок 10 переключения разрядов, триггер 11 запуска, элементы

И 12 и 13, блок 14 управления фазой уменьшасмого, а такжс вход 15 запуска устройства, шину 16 разрешения вычитания, шину 17 разрешения сложепия, входы 181 — 183 разрядов умспьшасмого, входы 191 — 19, разрядов вычитасмог0 и тактовые входы 20, 21 и 22. Блок

10 псрек;почсция разрядов по выходу 23 управляет вычислением в первом разряде, опраш:!Вая 110 выходам 231 и 232 последовательно входы 18i и 191 первого разряда уменьшасмого и вы штасмого, затем по выходу 24 управляет вычислением во втором разряде, опрашивая по выходам 24, и 242 входы 182 и

19 второго разряда уменьшаемого и вычитасмог0 il по выходу 25 подается команда на

Вы шслснис B третьем разряде, опрашивая по выходам 25, и 252 входы 18.- и 19з третьего разряда уменьшасмого и вычитаемого.

Блок 3 сраьнсния разрядов содержит элементы И 26 и 27 и триггеры 28 и 29. Блок упраилсшгя фазой умсньшаемого содержит

iprII1epbl 30 и 31, элементы И 32, 33 и 34 и элемент задержки 35. Блок преобразования фаЗЫ ЦИФРЫ В ЧИСЛО ИМП, ЛЬСОВ СОСТОИТ ИЗ триггера 36 и элементов И 37, 38 и 39.

Устройство работает следующим образом, При вы штании по входам 181, 18>, 183 поступшот разряды умег!1шаемого, а по входам

19i, 19, 19> — вычитаемого, причем фазо-импульсные числа представлены обратным фаВо-импульс:и:!м кодом. Сигнал, поступающий по шп с 16 paapeiireiiris вычитания, устанавливает устройство в режим «Вычитание», разрешая работу блока 3 cp2BheHHH разрядов подготовкой по одному из входов элементов

11 26 и 27, открывает элемент И 5, а также

I!0 этому сигналу в олокс 10 переключения разрядов объединяются выходы 231, 23, 24i и 24 и 251 и 25 .

Вычисление разности начинается по запусll3I0Illc:÷r пм!1у;1ьсу, IIQI тупа 10щему по Входу

15 запуска устройства и и реключающему

595732 триггер 11 запуска в единичное состояние.

Потенциал с прямого выхода триггера запуска открывает элемент И 12, после чего разрешается прохо>кдсние через него импульсов опорной последовательности F, пост»па(ощ!!х по тактовому входу 20 (фиг. 2, а). Импульс F(f в момент t! подтверждает исхо,чныс (нулевые) состояния триггеров 28, 29 и 31 и персключает блок 10 переключегн!я разрядов В положение, при котором на выходах 23 и 23,— 23 появляется единичный потенциал (фиг. 2, в) .

При этом подготавливается по одному вхоzi элемент И 37, а через элементы ЗИ вЂ” ИЛИ 1 и 2 разрешает прохождение импульсов с фазами первых (младших) разрядов умсньшасмого и вычитаемого.

Пусть требуется вычислить разность 824—

416. Здесь в первом разряде умсньшаемое «4» меньше вычитаемого «6», поэтому их!Пульс с выхода элемента ЗИ вЂ” ИЛИ 1 опережает и»пульс с выхода элемента ЗИ- ИЛИ 2 (фиг. 2, е). Благодаря этому в мо ICHT t. переключается триггер 28, закрь(вля нулевым потенциалом с инвсрсного выхо "13 элсмснт И

27. Этот же импульс, пройдя элсмснты И 5 и ИЛИ 7, подтверждает нулевое состояние триггера 36.

В момент t> пост пает импульс с фазой «4 > (уменьшаемос, фиг. 2, д), который, пройдя открытый элемент И 33 и элемент ИЛИ 6. переключает в единичное состояние триггер

36 (фиг. 2, л). При этом открывается элсме! .т

И 37 и закрыва1отся элементы И 12 и 13. Чсрез элемент И 37 на вход первого разряда накапливающего счетчика 9 начина(от поступать импульсы тактовой послсдоватсл!.ности

Р„импульсы которой не совпадают с импульсами опорной после.човательности F,. Этого можно достичь, формируя опорную последовательность нл импульсах, а последовательность Г, на паузах между импульсами общего тактового генератора. Количество импульсов, поступающих на вход первого разряда накапливающего счетчика 9, равно числу периодов последовательности Р„укладыва!Ощих на отрезке времени между моментами появления импульсов с фазами уменьшаемого «4» и вычитаемого «6», т. е. разности 14 — 6=8.

Поскольку умсньшаемое меньше Вычитаемого в данном разряде, то вычисление происходит за два такта (под тактом .в фазо-имIIvJIbcHblx системах понимается отрезок времени между двумя импульсами, несущими одну и ту же ин(Ьормацию), так как при единичном состоянии триггера.36 элемент И !2 закрыт и очередной импульс последовательности F(f в момент 1,,- на вход блока 10 переключения разрядов не проходит. Вместе с тем во втором такте вычисления разности в первом разряде нужно запретить прохождение импульса с фазой уменьшаемого на вход триггера 36, для чего в момент t4 импульсом последовательности F, через элемент И 34 переключается в единичное состояние триггер 31, закрывая элементы И 32 и 33 нулевым по5

1О

69

ТГH III>3, !О.ИIГ., P; ИМl! ., c c фазO!! «4» 110H3;(л;> и < иктиро>1) .

В мо.!Сит /: импульс с фазой вычитасмогo

«6» чсрсз элс.>!Сить(11 5 и ИЛИ 7 стаилвлиВлст триггср 36 В исходиос состояииГ. бллго",ЯПЯ ЧС .1 ПРОХО>К,!СИИР И .III < ЛЬСОВ ИЯ ВХОД !

?;рвого разряда илкопитсльиого счетчика 9 прГкря!!lястся. II В исм Оказl,IВястся зяфиксирОВЯПП!1>! рсзул(тлт Вы шслсиия разности в и(пном 11 330 1!:!c. При Вьl>IIIc, IcH! .и Глсд> !ОщсгО

Р Л !Р Я .,Я j!33!!OCT II Р Л ЗП ЯД <,IC 1!h1113CМ01 0 И > >1 —

ПО <. > c!I I>III!I >h и л «1 », т. с. произВГГ (!! «3 !се!

Г ",!IIIII!1!, В 1133РЯдс;!Гcßò!(OВ пРП Вьl I!!c,icíl! I! р3çð".ча Г 11шщ. С этой целью импульсох! послсдовательности F((фиг. 2, б) в момснт 4 через элс..;сит 11 1.>, От1срытьи! Гдииичиыми потсиц1 лля.,!и с прямого вь!хода триггсра 28 и инвсрсного Выхо ;I триггера 36. персключается В Гдиии i!Oc состояиис триггср 30 ((1>иг. 2, il) . ÏOc, ic чОВ3 тс Hhl>остl Г„имс cт TAT

>кс гсргод. что и Г,-, ио с.!Гщл(а отиоситсльио и >Г."Гдис(! г стспОП> Ои(рсжГI!I!я ил О;!Пи ncj>!f0! тл!, ОГОй Ilo(лГдОГЯтс, fhHocTII Г> °

В XIO>!Cl!T t-, 1! .!П< л1>СО .! C Hl>IXO 13 H ICXICHT3

jj 12. кото ый и этому мох лису открыт, ибо триггср 36 у>lcc установлен в исхочное состояиис, пере(сл1о гл!Отся В псхочпос состояние .риггсп1,! 28 и 31. а Во Втопос положение—

Глот . 10 HcHñк(1ючГ1!ия разрячов. Прп этом

ГЧИПИ<И!!.(С IIOTCИИИЛЛЫ ИС !ГЗЛЮТ f13 ГГO ВЫхо.(лх 23 li 23, 23 II появляются на выходах

2<1 . 24,. 24 ((j>1>г. 2, vI, что o"-.!ëH3cò Н3>13,!0

В1!"1 слсния и трст(см тлктс пазрядл дссятIcoR разности по импу;fbc3>!. дсйстгующим на

В.:одл; 18 и 19>.

ТЛЯ, К3 К В П3 Зря Чя Х,ЧГСяТКОВ >гМГНЬИ13Л!ОС боьшс Вы .Птае !Ого, то первым постсплст имп льс с фазой умен(-шяемого, который Tlc рскл(о таст в сдиничпоГ состоянпс триггер 29 (фиг. 2, д, 11, ITo ппиводит к запрету пспГ1счю>!Гн!!я триггера 28 чспез элемсит И 26.

Тр(гггср 30 остается к это!1 момснту в единичном cncTOII»1»l ((j!»r, 2. «), Поэтому Открь(т элсх(Гнт И 32 «331.рь1т элс».!Гит ТЛ 33. Тем самь(м ими .л!.с с фазой умсньшлемого «2» проходит на вход триггера 36 через элсмснт 35 зл.чсп>кки и элсмсHT ИЛИ 7. В элсменте 33,чержки этот импульс задерживается на один период Т, тактовой последовательности, что эквивя,чептио у !Гньшению разряда дссят1сов уменьшаемого ня един!>щорс. В момент tn импульсы на обои.: входах триггера 36 совпала(от, поэтому он остается. В исхочиом состояи 1П li H3 1 хoч ВтОрОГО рлзрячл илкОпител>и>0ГО С !ГТ(ИКЛ НС IIOCTVII3PT ИИ ОДНОГО !IMIIY;Ihc 3, тлк клк элГ !Гит И 38 закрыт, что экВПВЯлентно и!Гл «О» В разряде .десятков разности.

В момент t» и.ап льсох! пос;1сдовательности

F, через элсмент И !2 переключается в исходное состоянис триггер 29, я В третье поло>кение — блок переключения разрядов 10 (фиг. 2, !1). К этому моменту триггер 30 так;не установлен в исходное состояние импульсом с вы.;ода элемента задсржки 35. Теперь единичные потенциалы действуют на выхо595732 дах 25 и 25i, 25, благодаря чему подготавливается по одному входу элемент И 39 и разрешастся прохождение разрядов сотен уменьшасмого и вычитаемого черсз элементы ЗИ—

ИЛИ 1 и 2 по входам 18з и 197, т. е. с момента Е(р на (инастся вычисление разряда сотен разности.

В момен г 411 импульсом с фазой уменьшаемого «8» (срез элемент И 33 и ИЛИ б переключается в единичное состояние триггер 36, а в момент Е(он устанавливañòñÿ В исхо llioc .состояние импульсом с фазой Вычитагмого.

За время нахождения трштгра 36 в единичном cocToHI(llt . На (3хс)д третьего пазряда накопительного счстчш<а 9 icpea элсме((т И 39 ноступагT количество и((пхльсов, равное ра;— ности 8 — 4=-4, В момент (13 схема устройства устанавливается в нс lt:oc состояние, iD11 3T0X В 010(с(tto (C 111tH paapH 701) формируется импульс, поступа(ощий на Вход установки и нуль тptlli cp"-, 11 3:.Ittccêa.. ргз льтатс в накопительный с i T «11< 9 оказывас ñÿ добавлс п(ои разность 824 — 416=408.

Вели и(на задержки т, которую претсрпгваст импульс, проходящий через элемент з3дер>ккси 35, нс является жесткой и может мсняться в пределах TT)t)0,5TT.

При сложении на шинс 17 разрешен((я c,7о>(

Э.Iсмент И 13 I(ocTQH(llio за к!>ыт и, лсВым потенциалом с выхода триггера 28. Это делает IICBoavn?t

Вhl Yо. (с э,)ех(г (та И 34 пмп л(зс появиться нc может, т. е. триггер 31 также постоянно находится в исходном (нулевом) состоянии. кроме того, по сигналу по шине 17 разрешения сложения, блок 10 переключения разрядов устанавливается ь режим, при котором длительности импульсов на выходах 23, 24 и 25 составляют два такта, а на выходах 231. 23, 241, 24.; 251, 25 — один такт.

Эпюры, поясняющие работу устройства В режиме сложения, приведены на фиг. 3. Сигналы, представляющие собой фазы слагаемых, поступают по входам 18i, 18 и 18З и 19(, 19д и 19з.

После запуска устройства импульс последовательности F, в момент t через элемент И

1? устанавливает блок переключ"-нпя разрядов в первое положение, при котором Lia выходе 23 появляется сигнал, пока" a и - и фиг. 3, б, а на выходе 23(— сп(нал, фиг. 3. и.

Пусть требуется вычислить сумму 289+340.

В течение первого такта разрешается ппоХОЖДСНИс . СПГI 3ЛОВ IIepBOI O (Х(ЛадШЕГО) p aaряда перГОГО сла ГасмОГО через элемееlт ЗИ—

ИЛИ 2. В момент 4 (фиг. 3, д) импульс с фазой первого слагаемого <;9» через элемент И

33 и ИЛИ 6 переключает в единичное остояние триггср 36 (фиг. 3, е). После этого через элемент И 37 на вход псрвого разряда накаплива(ощего счетчика 9 начинают поступать импульсы последовательности Fg (фиг. 3, л() ..

В момент Гд триггер 36 устанавливается импульсом последовательности Рс) через элемент

ИЛИ 7 в нулс Нос сост()яние, одновременно псргключастся в0 второе поло>кение олок 10 псргключсния разрядов. За отрезок (7 — 4 на первый вход накапливающего счетчика 9 прохо,чит девять импульсов. Сигнал с выхода

23 (фиг. З,г) разпешает теперь прохо>кдение чсрсз элсмснт ЗИ вЂ” ИЛИ 1 импульса с фазой первого ра 3рНаа второго слагаемого «б», котс>пый переключает в момент t.„(ôèã. 3, е) черсз элементы И 4 и ИЛИ 6 триггер 36 вновь в

Г (l i H l i 1 К 0 г С ):. т 0 Я Н i t C .

Во второ.. такте импульсы послглователькости F-,так>ке ппоходят на в ;oч первого разряда накапливаюшего с (стчика 9, суммируясь с ранее погтгпившимп ttt(lly7bcat trs пепвого

25 слагаемого. ВС1Н с, м lapiloe количество импульсог„ ост па(о(них на вход одного и того жс разря:la накапливающего счгтчика. 9 оольше десяти. то B нс м Возникает импульс переноса, пост;ча(ощий на вход счстчика болс е гтапи(гго naanH,",v. P момент (; триггеп 36

rn1Bn3",t3e«cH в инх, злевое состояние, блок 10

t)cpet<1in,cBitH пазпядов 3 станавливается в третье сос ояниг, H à Вы оде 24 появляется сигнал, 110(<азанный на с!)ИГ. 3. ж. на выходе

24) — гиге((3.. показанный на (1)иг. 3. 3 и начинается вычис. Ииг суммы чисел Го BTODblY пазпя13Y c ."H ae÷ûY. В дальп"йн гм Г)абота

ППс)ТГКЯ т 3 3.-0ГИЧНО ОПИСаННОЙ.

Таким 06пазом, сх ммипова)«иг .1 3 х W-разряднь! Y чисел пРОисхОдит ВсеГла - ". Отп зо < времени, равнь(й 2Ч òaêòîâ. Bbtч((сле;ше же

0 Занос т,(д(3 "с Л -разря теп(х чисел осуществлястся максимум за 2N — 1 такт, минимум

45 AI,„, Предложенное устройство наиболее эффектив 10 использовать в системах, в которых чис13 представлены в обратном фазо-импульсном коде. 0)tn t tn>t

Формула изобретения

1. Устройство для сложения и вычитания чисел в фазоимпульсной форме, содержащее два элемента ЗИ вЂ” ИЛИ, олок сравнения раз® пядов, накаплива(оший счетчик, блок перек ю 1 и . H р-:ap H,70B, о. ок преобразования фазы цифры в (исло ИM(ivtibcoB, триггер запуска, элементы И и ИЛИ, причем выходы элементов ЗИ вЂ” ИЛИ соединены соответственно с гервым и вторым информационными входа595732

10 ми блока сравнения разрядов, выход первого элемента ЗИ вЂ” ИЛИ подключен также к первым входам первого и второг" элементов И, к вторым входам которых подключскы соответственно шина разрешения сложения и шина разрешен!!я Bbl÷ïòàíèÿ, выход первого элемента И соединен с первым Входа,I первого элемекта ИЛИ, выход которого соединен с запускающим входом блока преобразования фазы цифры в число импульсов, выход второго элемента И сосдппсн с первым входом второго элемента ИЛИ, Выход которого соединен со стоповьпi входо i оло <а преобразования фазы цифры в число импульсов, тактовый вход которого подключен к псрпох у тактовому входу устройства, управляющие входы — к выходам блока псрсключекия разрядоз, а ипфор. :!ац:!Окпыс БыхO .bi — к соответству10щих! входам накаплива:ощего счетчика, другие выходы блока переключения разрядов соед !Нсны с входами элементов ЗИ вЂ” ИЛИ, другие входы которых подключены соответственно к входам разрядов Bbl п1таемого 1! к входам разрядов умсньшас"nro, тактовый Вход блока переключения разрядов подклю-IcH к выходх. третьего элемента И, первый вход которого подключен к второму тактовому входу устройства, установочные входы блока переключения разрядов подключены к шинам разрешения сло;кения и вычитания, шика разрешения

Вычитания подкл!очсHа также к х правля10шсму входу блока сравнения разрядов, вход запуска устройства подключен к единичному входу триггера запуска, нулевой вход которого подключен к выходу блока перекл1очсния разрядов, а выход — к второму входу третьего элемента И, отличающееся тем, что, с целью упрощения устройства, в пcãо введены блок управления фазой уменьшасмого li чстВсрть1Й элсмент И, псрВьп! B. Oä еотоpÎГО подключен к выходу блока сравнения разрядов, второй — к третье lу TBKToBoму входу устройства, третий — к третьему входу третьего элсмента И и к инверсному контрольному выходу блока преобразования фазы цифры в число импульсов, а выход — к первому входу блока управления фазой уменьшаемого, втопой вход которого соединен с входом сброса блока сравнения разрядов, вторым входом второго элемента ИЛИ и выходом третьего эле Ie»Ta И, третий вход блока управления фазой уменьшасмого соединен с прямым конТро;IbHI>I .I выходом блока преобразования фаз я цифры в число импульсов, четвертый вход — с вторым тактовым входом устройства, пятый вход — с выходом второго элемента

ЗИ вЂ” ИЛИ, а выходы подключены к второму и третьему входам первого элемента ИЛИ.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок управления фазой уменьшаемо-о содержит два триггера, три элемента И н эл "lcHT задержки, причем первый вход блока подключен к единичному входу первого триггера, clHHIIчный и нулевой выходы которого сосдш1сны с первыми входами соответс-.некио первого и второго элементов И, вторн с Входь! которых соединены с пятым входом блока, а третьи входы — с нулевым выходох; BTopol 0 триггера, нулевой вход которого полк:почен к второму входу блока, а единичный — к Выходу третьего элемента И, входы которого подкл1очены к третьему и четвертому Входам блока, выход первого элемента И через элемент задержки подключен к нулевому входу первого триггера, выходы второго элемента И и элемента задержки являются выходами блока.

Источники информации, принятые во внимание при экспертизе ! . Авторское свидетельство СССР № 341031, кл. G 06F 7, 02, 1970.

40 2. Авторское свидетельство СССР №370606, кл. G 06F 7, 385, 1970.

3. Авторское свидетельство СССР № 365704, кл. G 06F 7,50, 1970.

,, » с.

1 — 1L г. 1!

L! !

Поппи снос

Заказ 120/14 Изд. Хо 285 Тираж 841

НПО Государственного ко и1тста Совета Министров СССР по дслагя изобретений и открытий

113035, Москва, К-35, Раушская иаб, . 4, 5

Типография, пр. Сапунова, 2

Соста l3liTL,ll, В. Ье1)езкин

Редактор Т. Рыбалова Тскрсд Л. Гладкова Кор )скторы: Л, Орлова

И. Позняковская