Устройство управления цифровой вычислительной машины
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕН Ия
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11)598076 (61) Дополнительное к авт. свид-ву (22) Заявлено 21.10.75 (21) 2183766/18-24 с присоединением заявки № (23) Приоритет (51) М. Кл.
g 06 Р О/16
Государственный комитет
Совета Министров СССР по делам изобретений и открытий (43) Опубликовано15.03.78, Бюллетень №10 (53) УДК 681.325 (088.8) (45) Дата опубликования описания07.0Ъ.98 (72) Авторы изобретения
В. П. Денисенко и С. И. Юсифов
Ордена Ленина институт кибернетики AH Украинской ССР (71) Заявитель (54) УСТРОИСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ
МАШИНЫ
Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин (ЦВМ) и систем.
Известно устройство управления цифровой вычислительной машины, состоящее из счетчика номера серий команд, регистра адреса, дешифраторов Х и У, узла адресных ключей, узла адресных формирователей, узла разрядных формирователей записи, блока памяти, узла усилителей считывания, приемного регистра, регистра кода серии команд, регистра команд, узла определения номера иивертируемого разряда с входящими в его состав схемой поразрядного сравнения, циклическим сдвиговым регистром, схемой совпадения и инвертором (1).
Наиболее близким техническим решением к данному изобретению является устройство управления цифровой вычислительной машины, состоящее из счетчика номера серии команд, узла выработки Ml:крокоманд, регистра адреса, дешифратора адреса Х и У, узла адресных ключей, узла адресных формирователей, узла разрядных формирователей записи, блока памяти, усилителей считывания, приемного регистра, регистра групп команд, дешифратора номера разрядов, регистра команд, выход которого является выходом устройства и подключен к первому входу счетчика номера серии комайд, второй вход которого подключен к узлу выработки микрокоманд, выход счетчика нох ера серии команд подключен ко входу регистра адреса, первый выход которого подключен ко входу дешифратора адреса Х, а второй выход подключен ко входу дешифратора адреса У, выход дешифратора адреса Х подключен ко входу узла адресных ключей, выход которого подключен к первому входу блока памяти, выход де о шифратора адреса У подключен ко входу узла адресных формирователей, выход которого подключен ко второму входу блока памяти, выход блока памяти подключен ко входу усилителей считывания, выходы которых подключены ко входу приемного регистра, первый выход кото}б рого через узел разрядных формирователей записи подключен к третьему входу блока памяти, второй выход приемного регистра подключен ко входу регистра групп команд, третий выход приемного регистра является выходом устройства, первый выход регистра групп команд яв20 ляется выходом устройства, второй выход подключен ко входу дешифратора номера разрядов (2) .
Недостатком такого устройства является малое быстродействие, за счет того, что устройство не выполняет никаких полезных вычисле598(17! j
Фо!)л ули из(эб)ретени.1 ний при приходе «пустых» команд, IiåOáxo!„Iмых для Opt «Ii liadL(IIII возмож ных перехо i
Цель изобретения — повышение быс !)Олеиствия устройства.
Это достигается тем. что в предлагаемое устройство введен логический блок, информяЦ И 0 Н Н Ы и В Х ОД K 0T Î Р 0 ГО Гl ОД KЛ 10 и (. и K 13 Н! Х OД >, дешифратора номера разрядов, управля(оии! и вход подключен к .Иравляющему выходу реIHcTpB гр(пп команд, а выход логического блока подключен ко вхолу регистра KOxldllл.
На чертеже представлена функционяль!!яя блок-схема предлагаемого устройства.
Устройство управления цифровой вычислительной машины состоит из счетчика 1 номера серии команд, регистра 2 адреса, лешифраторя
3 адреса Х, дешифраторя 4 ялреса У, узла 5 адресных ключей, узла 6 11лресных формирователей, узла 7 разрядных формирователей записи, блока 8 памяти, узла 9 усилителей считывания, приемного регистра !О, регистра 11 групп команд, дешифратора 12 номера разрядов, логического блока 13, регистра !4 команд. узла
15 выработки микрокоманд.
Устройство работает следую(цим образом.
Перед записью программы в блок памяти колы команд программы кодиру)отся с коловы ми расстояниями равными «1» II «К !», гле
К вЂ” заданная разрядность кода. При кодировании допускается ввслеllll(. «пустых» кома!!д, необходимы; (ля соблюдения принятого закона кодирования, при поступлении которых ЦВМ не выполняет операций Но рсализаш!и программ.
Кодирование кода адреса и кода операции»роисход!ГГ аналогичным образом. поэтому принцип расготы устройства рассмятривастся на примере одной 113 указанных частси кода команды (например кода адреса).
На каждом очередном цикле код ирелылущей команды записывается в регистр к0 1с1нд
14.
Кол номера серии команд с выхода счетчика
1 поляется íà Bxol регистра 2, à h солержичох1 счетчика 1 110 сип!ялу, поступающему с узла
ВыраООгки микрйкоманд 15, прибавляетс)! Сдг(ница. Выходы младших и cTdplIII!x разря.lOH кода алреса расшифровыва!отея соо<ветст!3снио дец)ифраторами 3 и 4, определяк)шими местоположение ячейки памяти (В координатах Х и
Уj в блоке 8. соответствую(цсе этому колу.
Выхолные сигналы дешифраторов 3 и 4 поступают на входы узлов 5 и 6, вырабатывак)щих
1оК считывания в выбранной ячейке олока 8, хранящей кол серии команд. Выходные сигналы блока 8 усиливаются в узле 9 и пос!упают на вход регистра 10. Далее записанный в регистре
10 код регенерируется в ту же ячейку блока 8 с помощью узла разрядных формирователей записи 7. Одновременно записанный в регистре
10 код подается на вход регистра групп 11, состоящегО из групп триггеров по числу команд в серии.
Регистр групп 11 осу(цествляет преобразование кода, записанного в параллел!и!Ой форме в регистре 10, в параллельно-послелова Г:;!»I«K) форму и передает для дальнейшей ОбработK I i 1хя жл(1 я Гр(11111! 1 !) и ГI еров состоl!т из треx частей: кол неPI)OH час Гll Указl>IBBO IIOxi(Р из)1с ни(>1 ОГО р (1зрЯ.LLI В КОДС" (!I I 0pd L(H H. КО I, ВТОрОИ !асти х каз!>!13ыет Hd TO. Какой КО.L — — IIpH (IOH или обратный лешифратора 12 (ог!)к li склалывать5 сsi il() молулю 2 с содержимым регистра команл !.4, кол Гретьей части указывает номер изх!енясмого разряда В кодс я (реса.
Кол Грегьей части первой группы Григгеров р(гистря гру(ш 11 переписывается в деп!И(!)ратор номера разрядов !2. КОд второй части поступ()ст В лоп!ческий блок 13. à КО! первой части на выхол устройства, Выхолные сигна Ihl лешифратора 12 ука3I>iI3;3I0! номер разряда кола адреса в коле предыдущей команды, который необходимо изменить. чтобы получить кОД, адреса последую15 п(ей команды.
Логический олок 13 реализует функцию
l == ") f.,((а,(>, глс а — xl0)KIIO иптерпретирс вать, кяк логи !сскуio переменную на управля)ощем
l3х0лс, я !i — кяк лOпlческую переменную н!1 информационном Входе логического блока 13.
Всли на правг!як>!ций вход логического блока
13 посгупает из реп!стра групп 11 логическая
«1», а на информационный вход логического блока поступает код с лешифраторя !2, то этот ко.(передается без изменения на выход логического блока, а если па управляю!ций вход логического блока поступает логический «О», а ня информа!шонный вхол логического блока
13 поступает кОД, с лешифратора 12, то ня выходе логического блока получаем обратный кол, который суммируется по модулю 2 с содержимb!ì регистра комаllä 14.
После выполнения первой команды начинается формирование второй и т. д., каждой очередной команды данной серии. Для этого содержимое Всех групп триггеров регистра l l сдвигается на одн группу влево. Далее происходит расшифровка, формирование и выполнение каждой очередной команды способом, аналоп)иным описанному выше. После формирования и выполнения всех команд данной серии на>IHIIacT0H обработка следующей серии команд, 40 адрес которой содержится в счетчике 1.
Введение логического блока с указанными связями позволяет увелич1!ть число переходов от любого адреса к адресу и уменьшить ограничения при кодировании, ITo, в сво(о очередь, позволяет исключить или сократить количество «пустых» команд. Это позволило увеличить быстродействис устройства на Время выборки и формирова!!Ия исключенной части «пустых» команд.
Устройство управления цифровой вычислительной машины, содержащее счетчик номера серии команд, узел выработки микрокоманл, регистр адреса, ле13)и(!)рятор адреса Х, дешифратор адреса У, узел «лресныx ключей, узел адресных формирователей, узел разрядных формирователей записи, блок памяти, усилители счи!1,!В()ни)1, приемный p(. гистр, регистр групп комянл, лешифрятор номера разрялов, регистр
60 Ко 1(iнл, В IX<)л KOTL)pOI ЯВляетСЯ I3!>IX03OM
5
Рсиактор М. Трофи)!и!»а
Залая 1236>-IO
1!Н?!ИПИ Г >()
«о «,<;l>< иао<>ретеяий и огкр 1 ><»3>, 3!оскаа. iK-35, Р(» и<ская иа<л <1> IIPII(Xl iIO! O ПОГИ<"! I) P д !1!>1!< и l:< > О !)(1 истра я в 15!< т(я 13i,»х< > 10м,, 1!)< >й(TB, I, пс рвы и Выхо.) p(ГI1сTp Гp !! Il к<>мни "< >? В, ?я(г<. я Выл(>;10)I X ÑT!)OÈÑTt3а, В f OI)OII ВЬIХ(> 1 О ii<. I К> i(Н КО BXO <, < 5 дсшифратора номера р;!3!>я.(ОВ. <».Il
Т(31, ЧТО, С ЦС, I ЬЮ Ii(>!3!)I! I I<. I! ИЯ ОЫ 1)О. ГС!1<. Bll Я, В него ввсдсп лоп?ческий блок, ииформаци(и?ный Вход KoTop(il ПОдк,1юч(. н K Вь!ХО,) дси! ифратОРа но. 1(. Р 1 !>чеH к управляюпшму выходу регистра груllll команд, а выход логи?еского б> loKB подклю и и ко входу p(п Гетра коман t. Исто I I! IIKII и нфОР 1(ьо 1311 ll м;1ние при экспертиз . 1. Лвторскг>с саиде гель "i â<> (((:Р Л) 428:>83. 15 кл. (т 06 Г 9,16, !9,-1. >. Лвторскос сBII ьс!Сльст?30 (((Р ¹ 416!>!1,>, кл. (3 !!6 Г 9! 6, 1(9<,>. (.остаяитс «> (. I ромова I(>,I>(10.,1) гоиая 1(орос>«<>i>.I..Ì(.)ü<»>» Тираж !326 !!ояии<.»<ос
