Аналоговое запоминающее устройство

 

Союз Советских

Социалистических

Республик

Оп ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВ3 ОР СКОМУ СВИДЙТВЛЬСТВУ

<) I) 599283 (61) Дополнительное к авт. свид-ву (22) Заявлено 16.08.76 (21) 2397272/18-24 (51) М. Кл.

Я-. 11 С 27/00

Гесударстеенный кемнтет

Совета ее»»»строе СССР

fIo делам нзебретенн»

sa етнрмтн» (23) Приоритет (43) Опубликовано 25,03,78, Бюллетень №1 (45) Дата опубликования описания;01.03.78 (53) УДК 681.327.66 (088. 8) (72) Авторы иэобретения

В, Ll. Юшкин и Ю. М. Козповский (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮ!ЦЕЕ

УСТРОЙСТВО с присоединением эаявки Хе

Изобретение относится к вычислительной технике и может использоваться в некоторых типах аналого-цифровых преобразователей, в устройствах временной задержки, в измерителях интервалов времени. 5

Известно анапоговое запоминающее устройство, содержащее операционный усилитель с конденсатором в цепи отрицательной обратной связи и контакт реле, выполняющий функции ключа на неинвертируюшем 10 входе операционного усилителя t1j.

Однако такому устройству присущи такие недостатки, как невысокая стабильность работы, переменное входное сопротивление схемы, сравнительно невысокая точность !5 хранения информации.

Наибопее бпизкое к предлагаемому изобретению анапоговое запоминающее устройство содержит операционный усипитель, неинвертирующий вход которого через первый резистор подкпючен к шине нупевого потенциала, инвертируюший вход операционного усилителя соединен с накопительным элементом, например с одной из обкпадок конденсатора, через второй резистор со входом устройства и через третий резистор с выходом операционного усипитепя, ключ, выполненный на первом транзисторе, истоковый повторитель напряжения, вьпюпненный на втором транзисторе, шину управления, соединенную с затвором первого транзистора, и четвертый резистор, соединенный с истоком второго транзистора и выходом устройства (2).

Недостатки такого устройства — относитепьно невысокая точность хранения информации, а также малое допустимое отношение времени хранения ко времени выборки.

Пель изобретения — повышение точности устройства.

Это достигается тем, что в устройстве выход операционного усипитепя соединен с истоком первого транзистора, сток которого подключен к другой обкладке конденсатора и затвору второго транзистора, На чертеже дана эпектрическая схема предлагаемого устройства.

Устройство содержит резисторы 1-4, операционный усипитель (ОУ) 5, ключ, вы3 попненный на транзисторе 6, истоковый повторитель, выполненный на транзисторе 7, накопительный элемент, например конденсаторр 8, входную 9 выходную 10 и уйравпения 11 шины. 5

В цепь отрицательной обратной связи операционного усилителя 5 включен резистор 2. Резистор 1 обеспечивает постоянство входного сопротивления и включен между входной шиной 9 и инвертируюшим входом

ОУ 5. Резистор 3, необходимый для нормальной работы ОУ включен между неинвертирующим входом ОУ и шиной нулевого потенциала. Конденсатор 8 включен между инвертируюшим входом ОУ 5 и входом ис- 15 токового повторителя, ключа, выполненного на транзисторе 6, электроды проводящего канала которого включены между выходом

ОУ и входом истокового повторителя и затвор присоединен к шине 11 устройства и 20 истокового повторителя на транзисторе 7, затвор которого подсоединен к одному из электродов ключа, а исток соединен с выходной шиной 10 устройства, а также через резистор 4 с шиной нулевого потенциала. 25

Устройство работает следующим образом.

На интервале времени выборки операционный усилитель 5 интегрирует (оптимально фильтрует) анапоговый входной сигнал, а на интервале времени хранения вход- ЗО ной аналоговый сигнал фиксируется на отклю1 чаемом ключом 6 конденсаторе 8. На следующий период выборки текущий уровень входного сигнала вновь поступает на входную шину 9 устройства. Развязываюший каскад транзистора 7 обеспечивает согласование выходного сопротивления устройства с сопротивлением нагрузки.

Предлагаемое анап -гонов устройство обеспечивает высокую скорость работы, усиление по постоянному напряжению на этапе выборки, высокую точность запоминания информации на этапе хранения.

Форму па изобретения

Аналоговое запоминаюшее устройство, содержащее операционный усилитель, неинвертируюший вход которого через первый резистор подключен к шине нулевого потенциала, инвертируюший вход операционного усилителя соединен с накопительным эпементом, например с одной из обкладок кон: денсатора, через второй резистор со входом устройства и через третий резистор с выходом операционного усилителя, ключ, выполненный на первом транзисторе истоковый повторитель напряжения, выполненный на втором транзисторе „шину управпения, соединенную с затвором первого транзистора, и четвертый резистор, соединенный с истоком второго транзистора и выходом устройства, о т и и ч а ю ш е е с я тем, что, с цепью повышения точности устройства, в нем выход операционного усилителя соединен с истоком первого транзистора, сток которого подключен к другой обкладке конденсатора и затвору второго транзистора.

Источники информации, принятые во внимание при экспертизе:

1. Патент Японии № 50-9139, кп.

S" 11 с 27/ОО> 1975.

2. А вторс кое сви де те пьство СССР

¹ 258384, кл. 6- 11 С 27/00, 14.06.68.

UHHHfIH Заказ 1421/39 Тираж 717 Подписное

Филиал ППП Патент", r. Ужгород, ул.. !роектная, 4