Устройство для кодирования информации циклическим кодом

 

(11! 600740

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сею Севетеай

Социалистическии

Республик (61) Дополнительное к авт. спид-ву (22) Заявлено 28.06.74 (21) 2038873/24 с присоединением заяькн . Й (23) Приоритет (43) Опубликовано 30.03.78. Бюллетень ¹ 12 (45) Дата опубликования описания 06.04.78 (51) М. Кл. - H 04L 3/02

Ci 06F 11/12 (осударстееннык комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.326.7 (088.8) (72) Автор изобретения

Б. В. Юрченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ИНФОРМАЦИИ

ЦИКЛИЧЕСКИМ КОДОМ

Изобретение относится к вычислительной технике и может найти применение при передаче цифровой информации, где повышение помехозащищенности параллельного канала связи, например многодорожечного магнитофона, производится за счет кодирования информации циклическим кодом.

Известно устройство для кодирования и декодирования информации циклическим кодом, содержащее блок управления, сумматоры по модулю два и элементы И (1).

Однако оно нс позволяет кодировать информацию матричным способом, что наиболее оптимально при параллельно-последовательной записи информации на магнитную ленту, где ошибки группируются вдоль дорожек.

Известно также наиболее близкое по тех— нической сущности к изобретению устройство, содержащее операционный регистр, один вход каждого разряда которого соединен с сумматором по модулю два, другой вход — с соответствующим входом устройства, а выход— с соответствующим выходом устройства, запоминающий регистр, выходы разрядов которого подключены к первым входам элементов И первой группы (2).

Недостатком этого vieT )ойства является низкоес бь(стродсй<твис, обусловленное нсобходпмостьн> прсчварпт(J1I ttot прсоораз(н>аппя па. раллсльпо-послсдоьатсльного кода в последовательный.

Цель изобретения — повышение быстродействия устройства для кодирования цифровых

5 сообщений, представленщ»х параллельно-последовательным кодом.

Для этого в устройство введены блок управления, управляющий элсменT 1 1, вторая rpyntta элементов И и гр ппа элементов 11(1И.

1t) 11срвый выход блока управления соединен с вторыми входамп элементов И первой группы, выходы которы. noдключсны и первым входам соответствующих элементов 11г111, второй выход блока упраглснпя — с первыми входа15 мп элементов 11 второй группы, выходы которых подключены к входам соотьстствующпх разрядов запоминающего регистра, а третий выход блока управления — — e первым входом управляющего элемента 11, второй вход кото2р рого связан с выходом старшего разряда операционного регистра. -Iетвсртый выход блока управления соед;шен с выходом устройства, выход управляющего элемента 11 — с вторымп входамп элементов 1!Л1! It с ьходом млад25 шсго разряда запоминающего регистра, выходы разрядов операционного регистра, кроме старшеlo разряда, — — o вторн>мп входамп элементов 1 второй группьь Вь>ходы эл< мснT()iI 1!Л!1 tt(>;tl<л(о ц ttt)t к вход:>м «н>твст(а вую30 ltt tt : с; ivtм i ) оров lt() мод) . t t() дн;>, дрмt tti. нхо000740

1О

>5 зо

50 ды которых соединены с выходами соответствующих разрядов операционного регистра.

Структурная схема устройства приведена на чертеже. ,> cTporIcTHo для кодирования информации циклическим кодом содержит операционный регистр l, сумматор 2 rio модулю два, первую группу элементов 1 (3 и группу элементов

ИЛИ 4 для подачи на операционный регистр

1 порождающего полинома в результате ггредыдущего цикла кодирования, вторую группу элементов И 5 для подачи результата операций над очередной строкой на запоминающий регистр о) олок 7 х правления, управля1ощип элемент И 8 для анализа степени многочлена, находящегося на операционном регистре.

На черте>ке показано устройство для кодирования, в котором информация строками поступает на операционный регистр. Шины входной информации подключены к операционному регистру 1, начиная с 1-го разряда по nz-й (каждая строка информации Р; (x) содержит пг разрядов).

Операционный 1 и запоминающий 6 регистры содержат по пг разрядов (от 1-го до m-го в операционном и от 0-го до m — 1-го в запоминающем). В связи с тем, что строка информации Р,(х) принимается на разряды с 1-го по пг-й, можно считать, что па операционном регистре имеется код, соответствующий

xF;(x). За счет смещения связей подачи результата кодирования предыдущей строки

R; г(х) с запоминающего регистра 6 на оггерационный регистр 1 на один разряд влево можно совместить операцию умно>кения с опсрацией сложения.

xFz(x) + хК г (х) — -@(х) mod g {õ), (1) где a(x) — порождающий полипом;

R;(x) — остаток от деления обрабатываемой строки на полипом g (х) .

Гак как правая часть выражения (1) в младшем разрядс всегда имеет нуль, то шина

g (x) (выход управляющего элемента И 8) подключена непосредственно к входу младшего разряда запоминающего регистра б, на котором хранится остаток R;(x).

Ьлок 7 управления имеет четыре выхода, сигналы с которых управляют работой устройства: 9 — „ - х® г(х)", 10 — «передача», 11 — «проверка» и 12 — «импульс сопровождения контрольной суммы».

Выход 9 подключен к элементам И 3, выход

10 — к элементам И 5, выход 11 — к управляющему элементу И 8.

Если содержимое старшего разряда регистра 1 (2 ) =1, то степень правой части выражения (1) равна степени поро>кдающсго полинома, элемент И 8 открыт и на входы элемента ИЛИ 4 поступает импульс. Так как устройство работает на конкретный канал связи с вполне определенными помеховыми характеристиками, имеющий определенное количество шин переда ги (дорожек магнитофона), то разводка выхода элемента И 8 на элементы

ИЛИ постоянная и соответствует структуре порождающего полинома.

Содер>кимое младшего разряда R,(х) зависит только от того, подается или нет на суммирование порождающий полпном g(x), так как левая часть ВыражсHirH (1) в младшем разряде всегда имеет нуль. Поэтому шина

g (х) (вы: од элемента И 8) подключена непосредственно к входу младшего разряда з; поминающего регистра б.

Устройство работает следующим образом.

На операционный регистр 1 поступает строка сообщения, после чего включается блок 7 управления. Он выдает последовательно импульсов:

„()Rr г(х)" (с выхода 9), «проверка» (с выхода 11), «передача» (с выхода 10). Соответственно осуществляются операции: сложение согласно правой части выражения (1), проверка степени полинома, полученного на операционном регистре 1, сложение содержимого операционного регистра 1 с полиномом g(x), если содержимое старшего разряда операционного регистра (2"") = 1, передача полученного остатка на запоминающий регистр 6. После выда ги импульса «передача» блок управления включается.

Такой цикл повторяется по каждой строке.

После последней и-й строки блок 7 управления выдает два дополнитсльныx импульса:

Rr; (X)", (с выхода 9), по первому из них происходит передача R„(x) с запоминающего рсгистра б па операционный 1 (последний должен быть предварительно обпулен). Второй импульс выдастся на выход устройства кодирования для сигнализации, что в данный момент на операционном регистре находится результат кодирования всего сообщения.

Таким образом, все операции кодирования проводятся со всеми разрядами строки одновременно, что позволяет повысить быстродействие кодера и соответственно устройства передачи в целом.

Формула изобретения

Устройство для кодирования информации циклическим кодом, содержащее операционный регистр, один вход каждого разряда которого соединен с сумматором по модулю два, другой вход — с соответствующим входом устройства, а выход — с соответствующим выходом устройства, запоминающий регистр, выходы разрядов которого соединены с первыми входами элементов И первой группы, отл ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок управления, управляющий элемент И, вторая группа элементов И и группа элементов ИЛИ, причем первый выход блока управления соединен с вторыми входами элементов

600740

Составитель В. Крылова

Тсхрсд H. Рыбкина

Редактор О. Пушкин

Корректоры: H. Федорова и Е. Мохова

Заказ 367/14 Изд. М 345 Тираж 818

1.1ПО Государствсниого когиитста Совета 1ииистрои СССР ио дслаги изобрстсиий ii открыти!!

113035, Москва, jY,-35, Раушская иаб., и. 4,5

Подписное

Типография, пр. Сапунова, 2

И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ, второй вход блока управления соединен с первыми входами элементов И второй группы, выходы которых соединены с входами соответствующих разрядов запоминающего регистра, третий выход блока управления соединен с первым входом управляющего элемента И, второй вход которого соединен с выходом старшего разряда операционного регистра, четвертый выход блока управления соединен с выходом устройства, выход управляющего элемента И соединен с вторыми входами элементов ИЛИ и с входом младшсго разряда запоминающего регистра, выходы разрядов операционного регистра, кроме старшего разряда, соединены с вторыми входами элементов И второй группы, выходы элемен5 тов ИЛИ соединены с входами соответствующих сумматоров по модулю два, другие входы которых соединены с выходами соответствующих разрядов операционного регистра.

Источники информации, 10 принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 328461, кл. G 06F 11!12, 1970.

2. Авторское свидетельство СССР № 335691, кл. G 06F 11/10, 1970.