Дешифратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскиз

Социалистических

Республик (il) 610298 (6!) Дополнительное к авт. свид-ву (22) Заявлено 171275 (21) 2300411/21 с присоединением заявки Ph (23} Приоритет (43) Опубликовано 050678,Бюллетень % 21 (45) Лата опубликования описания 15.0578 (5l) М. Кл.

Н 03 К 13/24

Гоордйроти!иный KOINTIT

Совета Министров СССР иь доиия итобритиии! и открытий (53) УДК621. 382.63 (088.8) (72) авторы изобретения

A.З.Иванников, А.Д.Кравцов и Ю.Т.Федоров (71) Заявитель (54) ДЕШИФРАТОР

Изобретение относится к области вычислительной техники и предназначено для использования в качестве одного из элементов управления матрицей памяти интегрального оперативного запоминающего устройства.

Известны многоканальные дешифраторы, состоящие из входного и выходного деформирующих каскадов (1) .

НедостатоК их — сложность, значи- 10 тельное потребление мощности.

Известен также дешифратор, состоящий из симметричного входного каскада, содержащего в каждом из двух каналов входные, переключающие и инвертирующие транзисторы, причем эмиттеры входных транзисторов соединены со входами дешифратора, а эмиттеры инвертирующих п-р-и транзисторов подключены к ,общей шине, и выходного каскада (2). 20

Однако отмечается значительная по- . требляемая мощность, низкое быстродействие и надежность.

Цель изобретения — повышение быст- родействия, снйжение потребляемой мощ- 26 ности.

Эта цель достигается тем, что в дешифратор, состоящий из симметричного входного каскада, содержащего в каждом из двух каналов входные, пере- 30 ключающие и инвертирующие транзисторы причем эмиттеры входных транзисторов соединены со входом дешифратора, а эмиттеры инвертирующих и-р-и транзисторов подключены к общей шине, и выходного каскада на транзисторах, введены инжектирующие и управляющие транзисторы, при этом коллекторы входных р-п-р транзисторов соединены с коллек торами первых инжектирующих р-и-р и базами переключающих и-р-п транзисторов, базы входных транзисторов объединены с базами первых инжектирующих транзисторов, с коллекторами переключающих транзисторов и подключены к эмиттерам управляющих р-п-р транзисторов и к эмиттерам соответствующих входных р-п-р транзисторов выходного каскада, коллекторы управляющих транзисторов объединены.с коллекторами вторых инжектирующих р-и-р транзисторов и с базами инвертирующих п-р-п транзисторов, базы управляющих и вто» рых инжектирующих транзисторов объединены с коллекторами инвертирующих транзисторов и подключены к эмиттерам соответствующих входных р-п-р транзисторов выходного каскада, коллекторы р-п-р транзисторов входных пар выход. ного каскада объединены с коллктора610298 ми соответствующих инжектирующих р-п-р транзисторов выходного каскада и с базами соответствующих выходных п-р-п транзисторов, базы транзисторов входных пар объединены с базами соответствующих инжектирующих транзисторов выходного каскада и с коллекторами соответствующих выходных п-р-и транзисторов, коллекторы которых подключены к соответствующим выходам дешифратора, причем эмиттеры всех инжектирующих транзисторов соединены с шиной питания, а эмиттеры инвертирующих и выходных транзисторов — с общей шиной.

На фиг. 1 показана принципиальная схема предлагаемого инжекционного дешифратора, на фиг. 2 — временные диаграммы прохождения импульсных сигналов на входе и выходе устройства.

"20 дешифратор содержит в каждом канале входного каскада входной р-п-р транзистор 1, змиттер которого подклюЧен к соответствующим входам дешифратора. Базы транзисторов 1 объединены с базами р-и-р первых инжектирующих транзисторов 2 и с коллекторами и-р-п переключающих транзисторов 3 и подключены к эмиттерам р-п-р управляющих транзисторов 4 и к змиттерам р-п-р транзисторов 5,6 и 7,8 входных транзисторных пар выходного каскада соответственно для левого и правого каналов входного каскада. Коллекторы транзисторов 1 объединены с коллекторами r транзисторов 2 и с базами транзисторов

3. Коллекторы транзисторов 4 объединены с коллекторами вторых инжектирующих р-и-р транзисторов 9 и с базами инвертирующих п-р-п транзисторов 10, коллекторы которых связаны с эмиттера-40 ми р-п-р транзисторов 11,12 и 13,14 входных транзисторных пар выходного каскада соответственно для левого и правого каналов входного каскада. Эмиттеры инжектирующих транзисторов 2 и 45

9 соединены с шиной питания, к которой также подключены эмиттеры инжектирующих р-п-р транзистороь 15-18 выходного каскада. При этом база транзистора

15 подключена к объединенным базам транзисторов 11 и 13, образующих первую входную пару выходного каскада, и к коллектору выходного и-р-и транзистора 19, соединенного с первым выходом дешифратора. База транзистора

16 подключена к объединенным базам транзисторов 5 и 8, образующих вторую входную пару выходного каскада, и к коллектору выходного п-р-п транзистора 20, соединенного со вторым выходом дешифратора. База транзистора 17 под60 ключена к объединенным базам транзисторов 7 и 12, образующих третью входную пару выходного каскада, и к коллектору выходного п-р-и транзистора

21, соединенного с третьим выходом 65

22 дешифратора. Точно также база транзистора 18 подключена к объединенным базам транзисторов 6 и 14, образующих четвертую входную пару выходного каскада, и K коллектору выходного п-р-п транзистора 23, соединенного с четвер тым выходом 24 дешифратора.

Коллектор транзистора 15 соединен с объединенными коллекторами транзисторов 11 и 13 и с базой выходного транзистора 19. Коллектор транзистора

16 соединен с объединенными коллекторами транзисторов 5 и 8 и с базой транзистора 20. Коллектор транзистора

17 соединен с объединенными коллекторами транзисторов 7 и 12 и с .базой транзистора 21. Точно также коллектор транзистора 18 соединен с объединенными коллекторами транзисторов 6 и

14 и с базой транзистора 23. Эмиттеры транзисторов 3,6, 19,20,21 и 23 соединены с общей шиной.

Предлагаемый инжекционный дешифра. тор работает следующим образом.

Ко входам 25 и 26 приложен высокий уровень потенциала. Тогда р-п-р тран зистор 1 в каждом канале будет заперт.

Ток от источника питания через р-п-р транзистор 2 откроет п-р-п транзистор 3, потенциал коллектора которого

UK = О, соответствующий уровню логи ческого О, поступает на эмиттеры транзисторов 5 и 6 выходного каскада для левого канала и транзисторов 7 и 8 для правого канала входного каскада дешифратора, а также на эмиттеры р-и-р транзисторов 4. Ток через р-п-р . транзистор 5, открытый р-и-р транзис тор 4 и насыщенный п-р-п транзистор

3 замыкается на общую шину. Базовый ток транзистора 6 отсутствует, и высокий потенциал его коллектора посту.. пает на эмиттеры р-п-р транзисторов

11 и 12 выходного каскада для левого канала и транзисторов 13 и 14 для правого. Из рассмотрения уровней потенциалов, поступающих на эмиттеры каждой пары входных р-п-р транзисторов выходного ка< када при подаче на входы дешифратора логической 1, следует, что только на эмиттерах одной пары транзисторов 11 и 13 имеется высокий потенциал. Это обеспечивает их запертое состояние. Ток через р-и-р транзистор 15 открывает выходной н-р-п транзистор 19, потенциал коллектора которого устанавлйвает на выходе

27 дешифратора уровень логического О.

Остальные входные пары р-и-р транзисторов 5 и 8, 7 и 12, 6 и 14 имеют низкий потенциал хотя бы на одном из эмиттеров, что определяет уровень логической "1 на выходах 28,22 и 24 дешифратора.

На эмиттер транзистора / поступает низкий потенциал, а на эмиттер транзистора 12 — высокий. Ток, протекаю610298

10 ояние выходов

8 22 . 24

1 1

1 0

0 0

0 1

Поскольку выборка адреса осуществляется логическим 0" снижается ток потребления и потребляемая дешифратощий чеРез переход эмиттер-база р-п-р транзистора 17, открывает р-и-р тРанзистор 7. Через открытые транзистор

7 и транзистор 3 правого канала вход" ного каскада базовый ток выходного п-р-п транзистора 21 замыкается на общую шину, что приводит к запиранию транзистора 21. На выходе 22 дешифратора устанавливается логическая "-1.

Если на один из входов дешифратора, например, на вход 26, подать низ-.

1О кий уровень, то ток от шины питания через переход: эмиттер-база р-п-р транзистора 2 правого канала откроет транзистор 1 правого канала. По цепи: открытый р-и-р транзистор 1 — вход 26 дешифратора, базовый ток и-р-и транзистора 3 правого канала замкнется на общую шину, что обеспечит запирание транзистора 3. Высокий потенциал с коллектора транзистора 3 поступит - 0 на эмиттеры Р-п-р транзисторов 7 и 8 выходного каскада и на эмиттер р-п-р транзистора 4 правого канала, что приведет к его запиранию. Ток через р-п-р транзистор 9 правого канала вво-26 дит в насыщение транзистор 10 правого канала, низкий потенциал коллектора которого поступает на эмиттеры.р-п-р транзисторов 13 и 14 входных пар выходного каскада.

Следовательно, при подаче на вход

25 логической 1",а на вход 26 логического 0"только на эмиттерах одной пары входных р-и-р транзисторов 7 и 12 выходного каскада имеются высокие потен- 6 циалы, что ведет к установлению на выходе 22 дешифратора уровня логического О! Остальные входные пары р-п-р транзисторов выходного каскада имеют низкий потенциал хотя бы на одном эмиттере, что определяет уровень логической 1" на выходах 27,28 и 24 дешифратора.

Таким образом, двухразрядный код на входах дешйфратора преобразуется в четырехразрядный адресный код на выходах в соответствии с таблицей истинности ром мошность, т.е. предлагаемый инжекционный дешифратор работает в нано-микромощном режиме. Напряжение питания де- шифратора всего 1,0-1,4 В. Слаботочный режим работы дешифратора повышает его надежность. Надежность повышается также за счет уменьшения числа межсоединений, числа элементов и контактов.

Формула изобретения

Дешифратор, состоящий из симметричного входного каскада, содержащего в каждом из двух каналов входные, переключающие и инвертирующие транзисторы, причем эмиттеры входных транзисторов соединены со входом дешифраторэ. а эмиттеры инвертирующих п-р-и транзисторов подключены к общей шине, и выходного каскада на транзисторах. отличающийся тем, что, с целью повышения быстродействия, снижения потребляемой мощности, в дешифратор введены инжектирующие и управляющие транзисторы, при этом коллекторы входных р-п-р транзисторов соединены с коллекторами первых инжектирующих р-и-р и базами переключающих п-р-и транзисторов, базы входных транзисторов объединены с базами первых инжектирующих транзисторов, с коллек торами переключающих транзисторов и подключены к эмиттерам управляющих р-п-р Tp H3H Topo H M TTep M соответствующих входных р-и-р транзисторов выходного каскада, коллекторы управляющих транзисторов объединены с коллекторами вторых инжектирующих р-è-Р транзисторов и с базами инвертйрующих и-р-п транзисторов, базы упраВляющих и вторых инжектирующих транзисторов Ьбъединены с.коллекторами инвертирующих транзисторов и подключены к эмиттерам соответствующих входных р-п-р транзисторов выходного каскада, коллекторы р-п-р транзисторов входных пар выходного каскада объединены с коллекторами соответствующих инжектирующих р-п-р транзисторов выходного каскада и с базами соответст вующих выходных п-р-п транзисторов, базы транзисторов входных пар объеди иены с базами соответствующих инжектирующих транзисторов выходного каскада и с коллекторами соответствующий выходных и-р-п транзисторов, коллекторы которых подключены к соответствую щим выходам дешифратора, причем эмит. теры всех инжектирующих транзисторов соединены с шиной питания, а эмиттеры инвертирующих и выходных транзис- . торов — с общей шиной.

Источники информации, принятые во внимание при экспертизе

1. Патент CtdA 9 3444462, кл. И 324-64, 1973.

2. Каталог фирмы Texas Jnsturne ts

1969, серия 7488.

610298 гг ы is д гг

Bx. I

Выл, Выл

Вил.

Hoax.

Фиг z

Составитель Г.Кутний

Техред М. Борисова Корректор A ° Власенко

Редактор О.Филиппова

Заказ 3034/48 Тираж 1086 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытия

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент ", г. Ужгород, ул. Проектная, 4