Преобразователь двоичного кода в двоично-десятичный (двоичнодесятично-шестидесятичный) код

 

О Il И С А Н И Е ьжтт

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДВТВЛЬСТВУ (61) Дополнительное к авт. свил-ву—

2 (51) М. Кл.

G 06 F 5/02 (22) Заявлено 12.04.76 (21) 2348294/18-24 с присоединением заявки №вЂ” (23) Приоритет

Гасударственный каннтет

Сеаете Мнннстреа СССР

1 ае делам неееретеннй

N OTKPbl7Nl (53) УДК

681.325 (088.8) (43) Опубликовано 25.07.78. Бюллетень № 27 (45) Дата опубликования описаиия23.06.78 (72) Автор изобретения

А. И. Кротов (71) Заявитель (54) ИРЕОЬРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ (ДВОИЧНО-ДЕСЯГИЧНΠ— МЕСТИДЕСЯГИРИЧНЫЙ) КОД

1

Изобретение относится к автоматике и вычислительной технике. и нредназначено для преобразования двоичного кода в двоично-десятивтый или в двоично-десятично-шестидесятиричньтй код.

Известно устройство.для решения подобной задачи, недостатком которого является ограничение, накладываемое на преобразуемый двоичный код (1}. Это ограничение состоит в том, что преобразованию подлежат двоичные коды, цена младшего разряда которых точно равна единице. Если же, цена младшего разряда преобразуемого двоичного кода етлична от единицы, то формйруемый двоично-десятичный или двоично-десятично-шестидесятиричный код не

15 будет точно выражать исхддное двоичное число, т. е. вносится ошибка преобразования.

Другие известные устройства, позволяющие с достаточной степенью точности осуществлять преобразование s том случае, если цена младшего преобразуемого двоичного кода не точно. равна единице, обладают малым быстродействием, заключающимся в самом принципе преобразования (2}.

Йаиболее близким техническим решением к изобретению является преобразователь, содер-, жащий регистр сдвига, генератор тактовых импульсов, схему анализа содержания кодов (3}.

Принцип работы этого устройства основан на способе преобразования, но которому, при последовательном сдвиге преобразуемого двоичного кода в сторону старшнх разрядов, производится соответствующая корректировка кода при переходе нз одной двоично-десятичной тетрадн в другую (если в тетраде код больше девяти), а прн переходе нэ тетрады секунд в тетраду минут происходит анализ с учетом уменьшения основания системы счисления (еслн в тетраде код больше пяти). Однако это устройство имеет невысокую точность преобразования в том случае, если цена младшего. разряда преобразуемого двоичного кода отличается от единицы.

Целью изобретения является повышение точности преобразования, Достигается это тем, что в устройство введены накапливающий и комбинационный сумматоры, регистр и селектор-мультиплексор, причем первый управляющий вход преобразователя соединен с входом обнуления накаплива616627

25 кода в двоична-десятичный код; на фиг. 2 пред40

I ющего сумматора, с первыми управляющими входами регистра, селектора-мультиплексора, регистра сдвига соответственно, а также через генератор тактовых импульсов с вторыми управ ляющими входами соответственно накапливающего сумматора, регистра и регистра сдвига, fpyIIHa информаци9нных входов которого является первым информационным входом преобразователя, а выход младшего двоичного разряда регистра сдвига соединен с третьим управляющим входом накапливающего сумматора, информационные входы. которого, первая и вторая группы информационных входов комбинационного сумматора соединены с информационными выходами регистра, входы которого подключены к выходам селектора-мультиплексора, первая группа входов которого соединена с выходами комбинационного сумматора, а вторая группа входов является вторым информационным входом преобразователя, второй управляющий вход которого соединен с четвертым, управляющим входом накапливающего сумматора и управляющим входом комбинационного сумматора, выходы которых являются выходами преобразователя.

На фиг. 1 дан преобразователь двоичного ставлена схема перестраиваемой комбинационной суммирующей тетрада.

Преобразователь содержит генератор тактовых импульсов 1; регистр сдвига 2, первый информационный вход 3 преобразователя, накапливающий сумматор 4, селектор-мультиплексор

5, регистр 6, комбинационный сумматор 7, второй информационный вход 8 преобразователя.

Принцип работы устройства заключается

s том, что каждому разряду преобразуемого двоичного кода, начиная с младшего, формиру. ется его двоична-десятичный или двоична-десятично-.шестидесятирнчный эквивалент (в зависимости от признака преобразуемого двоичного кода).

Формируемые эквиваленты последовательно суммируются в накапливающем сумматоре, в котором получается. преобразованный код, только в том случае, если сформированному экви .валенту соответствует логическая единица в соответствующем двоичном разряде преобразуемого двоичного кода.

Работу предлагаемого. устройства рассмотрим на примере преобразования двоичного кода радиан в двоична-десятично;-шестидесятирнъ ный код градусов, минут и секунд как более общего случая по сравнению с преобразованием двоичного кода в двоична-десятичный код.

Предположим преобразованию подлежит девятнадцатнразрядный двоичньш код, максимальное представление которого — 3,1415.... радиан или 180, 1О

Цена младшего двоичного разряда преобразуемого двоичного кода равна

180,60,60 = 1", 2359642714 . a .

С

2 — 1

Если ограничиться первыми семью цифрами, то максимальная ошибка составит180 — 1", 235964. (2" — 1) - О,"15, т.е. меньше одной секунды. Если допустима какая-то другая ошиб-, ка преобразования, то необходимо либо уменьшить, либо увеличить число значащих цифр в представлении цены младшега двоичного разря- да.

Так как рассматривается двоична-десятично-шестидесятиричное преобразование, то соот-: ветствующий признак поступает на второй управляющий вход устройства (вход "Признак" ). По этому признаку суммирующие тетрады, входящие в состав сумматоров 4 и 7, соответствующие десяткам секунд и. десяткам минут, настраиваются на основание системы счисления, рав-, ное шести.

По сигналу "Пуск", поступающему на первый управляющий вход устройства, в сдвигающий регистр 2 по первым информационным входам устройства 3 записывается преобразуемый двоичный код. Предположим, что в первые три младших двоичных разряда едвигающего регист ра 2 записан код 101. Одновременно с этим в регистр 6 через селектор-мультиплексор 5, по вторым информационньгм входам устройства 8,: записывается цена младшего двоичного разряда преобраобразуемого кода, т.е. число 000 00 01 235964, представленное двоична-десятичным кодом.

Кроме того, по сигналу "Пуск" накаплива. ющий сумматор 4 устанавливается в нулевое состояние, а генератор тактовых импульсов 1 начинает формировать две серии импульсов одинаковой частоты, сдвинутые.во времени относительно друг друга. Сигналы второй серии иьепульсов могут, йапример, являться инвертированными сипюлами первой серии импульсов. Число

: импульсов, формируемых генератором тактовых импульсов 1 в каждой серии импульсов, анре. деляется разрядностью преобразуемого двоичного кода и равно девятнадцати для приводимого примера, Рассмотрим .состояния отдельных частей устройства, возникшее под действием сигнала

"Пуск". В регистре 6. в виде двоична-десятичного кода записана цена младшего разряда преобра. зуемого двоичного кода — число 000 00 01" 235964, Так как выходы регистра 6 одновременно соединены е первыми и вторыми входами комбинационного сумматора 7, то ча его выходах, а соответственно на входах регистра

6 (через селектор-мультиплексор 5, который на все время преобразования соединяет выходы комбинационного сумматора 7 с входами регист. ра 6) возникает удвоейная цена младшего дво616627 ичного разряда — число 000 00 02 471928, т. е. ичко-десятично-шестидесятиричный код, т. е. цена, соответствующая второму двоичному раз- код градусов, утлов и минут. ряду преобразуемого кода. Выходы регистра 6 Как видно из описания предлагаемого усттакже соединены со входами накапливающего ройства, можно получить любую требуемую точ умматора 4, т. е. цена младшего двоичного ность преобразования. разряда присутствует на входах накапливающе- 5 На фиг. 2 приведен пример возможной го сумматора 4, Так как в младшем разряде реализации перестраиваемых комбинационных сдвигающего регистра 2 записана логическая суммирующих тетрад, входящих в состав сумединица, то на входе запрета накапливающего маторов 4 и 7, поскольку накапливающий сумсумматора 4 присутствует сигнал разрешения матор 4 может быть построен на основе комсложения сумматором 4. бинационного сумматора и регистров памяти.

Но первому сигналу, поступающему с Перестраиваемая суммирующая тетрада 9 второго выхода генератора тактовых импуль- состоит из двух комбинационных сумматоров сов 1, иакаггливающнй сУмматоР 4 пРоиэводит 10 s ) 1 Ha fez>Ipe двоичггьгх разряда двух се. сложение цены младшего двоичного РаэРЯда с лекторов мультиплексоров 12 и 13, источника нУлем, а в РегистР 6 записываетсЯ Удвоеннаи !5 логических констант единипы и нуля 14 и элеценз. младшего двоичного РаэРЯда. СледУет от- мента. HJIH 15. Выходы сумматора 10 соединеметить, что РегистРы 2 и 6 выполнЯютсЯ на ны с первой группой входов сумматора 11, а тактИРУемьгх тР птерах c sIIyIPesIIeII эаДержкой также с первой группой входов селектора-муль(сРабатьтваннс тРиггеРов пРоисходит пос"е окгит типлексора 12. Вторая грунпа входов селектораганиЯ действиЯ тактового сигнала). ПосЯе окон- мультиплексора 12 соединена с выходами сумчаниЯ действиа„пеРвого сигнала, с пеРвого выхо- матора l l, вторая группа входов которого сода генератора тактовых импульсов 1 поступает единена с выходами селектора-мультиплексора

cHIII, по которому содержимое peI IIcTpa 2 сдви 13, первые и вторые группы входов которого гается на один разряд в сторону младших раз- соединен с источником логических констант рядов, т. е. во втором разряде станет логичес- единицы и нуля 14. Выход сигнала переноса

25 кая единица, а в первом — логический нуль. сумматора 10, а также аналогичный выходсумЛогический нуль в младшем разряде сдвигаю- матора 11 через элемент ИЛИ 15 поступают на щего регистра 2 поступает иа вход запрета ело- выход 16, являющийся выходом сигнала иере жения накапливающего сумматора 4. и запреща-: носе рассматриваемой суммирующей тетрады 9. ет его работу. Таким образом, в результате дей- i Кроме того, вьгход элементе ИЛИ 15 соединен ствия второго сигнала со второго выхода гене-:, с инверсным и прямым входами селектора-муль. ратора 1 в накапливающем сумматоре 4 оста- типлексора 12, управляющими соответственно ется цена младшего двоичного разряда преобра- подключением выходов сумматора 10 или выхозуемого кода, а в регистр 6 запишется с выхо дов сумматора 11, через селектор-мультиплекда комбинационного сумматора 7 учетверенная сор 12, на выход 17 рассматриваемой сумьгнцена младшего двоичного разряда — число рующей тетрады 9, Вход 18, управляющий из000 00 04 943856, т.е. цена,.соответствующая меиением основания системы счисления рассмат: третьему двоичному раэрялу;преобразуемого риваемой суммирующей тетрады 9, соединен с .кода. Затем, иод действием сигнала с первого . инверсным и прямым входами селектора-мультивыхода генератора 1, содержимое регистра 2 нлексора 13, управляющими соответственно подсдвигается на один разряд в сторону младших, ключением первых или вторых групп входов т. е. в младшем разряде станет логическая еди- селектора-мультнгтлексора 13 на его выходы.

Перааа !9, вторая 20 группы входов, а также вход 21 сипгала переноса сумматора 10

Таким образом, младший двоичиьгй разряд являются входами рассматриваемой суммирую45 сдвигающего регистра 2, в котором записан пре- щей тетрады 9. образуемьгй код, разрешает (при наличии в нем Назначение отдельных схем, входящих в логической единицы) накапливающему,суммато. состав;пересматриваемой; суммирующей тетрады .ру 4 складывать последовательно формируемью 9 следующее: сумматор 10 производит сложе50 (с помощью регистра 6 и комбинационного сум- ние кодов чисел, поступающих по входам 19 матора 7) цены двоичных разрядов преобразуе» и 20; сумматор 11 корректирует двоичный код мого кода. с выхода сумматора 10, если на выходе суммаКак видно из работы устройства, процесс. тора 10 сформировался двоичный код больше еобразования занимает девятнадцать (в соот- девяти или больше пяти, в зависимости от товетствии с разрядностью преобразуемого двоич- го, настроена суммирующая тетрада ду

1 55 ного када) периодов тактовой частоты, задана- 18 на основание системы счисления десять нлн

l3 в зависимосемой генератором тактовых импульсов 1. В ре- шесть, селектор-мультиплексор зультате ра боты предлагаемого устройства в ти от признака, подключает иа вход сумматора ек 01 10 — число накапливающем сумматоре 4 формируется дво»- 11 нли двоичньгй код коррекции

616627

6 для десятичной системы счисления, или код коррекции 1010 — число 10 для шестиричной системы счисления; коды коррекции формируются от источника логических констант единицы и нуля 14, в качестве которого может выступать источник питания и соответственно его верхний и нижний уровни напряжения, селектор-мультиплексор 12 подключает на выходы

17 суммирующей тетрады 9 выходы сумматора

10, а на время действия сигнала переполнения, поступающего с выхода элемента ИЛИ 15,— выходы сумматора 11.

Для большей наглядности рассмотрим конкретный числовой пример. Пусть рассматриваемая суммирующая тетрада 9 входит в состав комбинационного сумматора 7, подключенного 15 к выходам регистра 6. Допустим, что суммирующая .тетрада 9 формирует код десятков секунд (минут) при двоично-десятично-шестидесятиричном преобразовании, о чем свидетельствует соответствующий признак иа входе 18, поступающий 20 с второго управляющего входа устройства (вход

"Признак" на фиг. 1). Пусть в процессе предыдущей работы в четырех двоичных разрядах статического регистра 6, соответствующих десяткам секунд (минут) сформировался код 0100 — число 4. Этот код поступает на одноименные первые 19 и вторые 20 группы входов сумматора

10. Пусть также на вход сигнала переноса 21 сумматора 10 поступает сигнал переноса с. предыдущей младшей суммирующей тетрады, входящей в состав комбинапионного сумматора 7, соответствующей единицам секунд (минут) . Тогда сумматор 10 формирует на выходе двоичный код 1001 — число 9. Сумматор .11 суммирует код 1001 с кодом коррекции. 1010 — число 10; т. к. мы рассматриваем. суммирующую . тетраду -9, формирующую коды десятков секунд (минут) и поэтому настроенную по входу 18 на основание системы счисления шесть. Поскольку результат сложения сумматора 11, равный

19, превышает число 15 — максимальное десятичное число, которое может быть выражено четырьмя двоичными разрядами сумматора 11, то последний формирует на выходе код 0011— число 3, а также сигнал переполнения, по которому селектор-мультиплексор 12 подключает выходы сумматора 11 на выходы 17. Кроме того, сигнал переполнения сумматора 11 через элемент ИЛИ 15 поступает на выход 16, формирующий сигнал переноса для следующей суммирующей тетрады, являющейся тетрадой единиц минут (единиц градусов).

Таким образом, на выходе рассматриваемой суммирующей тетрады 9 формируется код

0011 — соответствующий трем десяткам секунд (минут) и сигнал переполнения, соответствующий одной минуте (градусу).

Формула изобретения

Преобразователь двоичного кода в двоично-десятичный (двоично-десятично-шестидесятиричный) код, содержащий регистр сдвига, генератор тактовых импульсов, о т .л и ч а ю щ и йс я тем, что, с целью повышения точности преобразования, в него введены накапливающий и комбинационный сумматоры, регистр и селекmp-мультиплексор, причем первый .управляющий вход преобразователя соединен со входом обнуления накапливающего сумматора, с первы-. ми управляющими .входами регистра, селекторамультиплексора, регистра сдвига, соответственно, а также через генератор тактовых .импульсов с вторыми уиравляощимн входами соответственно накапливающего: сумматора, регистре и регистра сдвйга, группа.информационных входов которого является первым информационным входом преобразовател», а выход младшего - двоичного разряда регистра сдвига соединен с третьим управляющим. входом накаппивающего сумматора, информационные входы которого, первая и вторая группы информационных входов комбинационного сумматора соединены с информационными выходами регистра, входы которого подключены к выходам селекторамультиплексора, первая группа входов i:оторо.

ro соединена с выходами комбипационйого сумматора, а вторая группа входов является вто., рым информационным входом преобразователя, второй управляющий вход которого соединен с четвертым управляющим входом накапливающего сумматора и управляющим входом комбинационного сумматора, выходы которых являются выходами преобразователя.

Источники информации, принятые во. внимание при экспертизе:

1. Авторское свидетельство СССР У 152126, М.клг 6 06 F 5/02 1962

2. Авторское свидетельство СССР Ю 190054, М. клг, 6 06 F 5/02, 1966.

3. Авто1 якое свидетельство СССР У 144642, М.клг. 6 Об F 5/02, 1960, Ы6627

4 иа f

Составитель Н ЙЬлобвнова

Техред 3.@ щга Корректор ЕЯаии

Заказ 4067/45 Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР ио делам изобретений и открвпйй

113035, Москва, Ж-ÇS, Рааушская наб., д. 4/S

Филиал ППП "Патент", г. Умгород. ун. Проектная, 4