Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапистичежи к

Ржпубпии (11) б Х 8799

f, (61) дополнительное к авт. свил-ву (22) Заявлено 291176 (21) 2423573/18-24 с присоединением заявки М (23) Приоритет— (43) Опубликовано050878. Бюллетень Pk 29. (45) Дата опубликования описания 200678 (51) М. Кл. (11 С 29/00

Государственный комитет

Совета Министров СССР оо деяам изобретений и открытий (53) УДК628.327. .66 (088.8) (72) авторы изобретения

Л.Н.Бондуровская, А.В.Городний, В.И.Корнейчук и

Е.Н.Сосновчик

Киевский ордена Ленина им. 50-летия Великой Октябрьской социалистической революции г

P3) Заявитель (54) ЗАНОИИНАЮИЕЕ УСТРОИСТВО С САМОКОНТРОЛЕМ

Изобретение относится к вычислительной. технике и предназначено, например, для электронной цифровой вычислительной системы, запоминающее.устройство (Зу) которого состоит из одинаковых матриц в интегральном исполнении.

Наиболее близким по технической сущности к изобретению является устройство, содержащее .основной накопи- 10 тель с адресными и разрядными шинами, дешифратор адреса, регистр слова, блок коррекции ошибок и блок управления (.11

Недостаток известного устройства (5 заключается в том, что в определенный момент времени может наступить ситуация, когда мощность корректирующего кода оказывается недостаточной для нормального функционирования (ЗУ) . 20

Целью изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что предложенное устройство содержит ® преобразователь кодов и дополнительный накопитель, входы которого соединены с одним из выходов дешифратора ,адреса, другие выходы ко-.орого соединены с адресными шинами основного накопителя, разрядные шины с преобраэователем кодов, выходы которого подключены к регистру слова. Сигнальные входы блока коррекции ошибок подключены к блоку управления, а выход «ко входу основного накопителя.

На чертеже дана структурная схема ЗУ.

Оно содержит дешифратор адреса 1 с адреснымИ входами 2, подключенный к адресным шинам 3 основного накопителя 4 и к дополнительному накопителю. Разрядные шины 5 основного накопителя 4 связаны с преобразователем кодов 6, который соединен с регистром слова / и дополнительным накопителем

8. К накопителю 4 подключен блок коррекции ошибок 9, связанный с блоком управления 10, выход которого подключен к адресным входам 2 дешифратора адреса 1, Устройство работает следующим образом.

Основной накопитель 4 при числе отказов, которые устраняются применяемым блоком коррекции ошибок 9, работает с коррекцией ошибок посредством корректирующих кодов.

В определенный момент времени наступает ситуация, когда мощность корректирующего кода. блока коррекциИ

0010 „

0011.) 1 0 0 0

1001

1 0 1 01

10113"

0 1 0 07

0 1 0 1 о1107

0 1 1 1,) 1 1 0 0 ошибок. 9 оказывается недостаточной для нормального функционирования на-копителя 4. При, этом блок 9 выдает сигнал на блок управления 16, по кото.

)рому переключается накопитель 4 на ре. жим снижаемой емкости.

В начальном состоянии при полней

ЕМКОСти Нахопителя 4 блок управления

1О хранит код О . По сигналу с блока 9 суммируется 1 с содержимым блока управления 11, который подключает определенное число адресных входов 2 10 к постоянному потенциалу, начиная с младших разрядов. Например, число.адресов может быть снижено в два раза следующим образом.

Если адресный вход младшего разряда подключить к постоянному потенциалу (например,. к логическому 0 );, то возможен доступ только к ячейкам .с нечетными номерами, т.е. емкость сокращается в два раза, Преобразователь кодов б при работе блоков в Режиме .уменьшенной емкости и обращении к сокращенному адресу выбирает содержимое обеих ячеек а двумя последовательными адресами, имеющими в младших разрядах как 0 .ак и 1 при адресации.

Коды выборки иэ накспителя 8 при записи и при считывании выбираютея но адресу, определяемому сокращенным кодом адреса.

Емкость накопителя 8, хранящего коды выборки при записи и при считывании определяется сокращенным кодом.

Число ячеек в накопителе 8, хранящем коды выборки, соответствует новой ем- 40 кости, При1обращении по сокращенному адРесу выбирается код выборки, который поступает на преобразователь кодов б и выдается на регистр слова 7.

При записи согласно коду выборки происходит запись информации в соотсетствующие разряды ячейки сокращен- 5 ного адреса удвоенной разрядности.

Ори переключении накопителя 4 на режим новой емкости происходит проверка этого накопителя 4, например, с помощью тестов,и целесообразные коды выборки заносятся с входа 11 накопителя 8. Эта операция может быть выполнена с помощью внешних ЦВМ прогаммным способом, Например, выборка может быть построена .по принципу выборки групп в кодах Хэиминга. В слу-@ чае четырех разрядных слоев накопителя 4 полной емкости в режиме сокращенной емкости накопителя 8 выбираются разряды иэ ячеек длиной восемь разря« дов. 65

Из восьми разрядов четыре могут быть выбраны, покаэано в табл.

Из восьми РазРядов по четыре можно составить С вариантов выборки. ф

Иэ них можно выбрать наиболее характерные для данного накопителя и построить преобразователь копов в со» ответствии с принятым кодированием. (Таким образом, надежность предлагаемой запоминающей системы повышена, так как увеличивается время наработки на отказ всей системы (увеличивается ее живучесть) . Хотя повышение нанадежности происходит за счет снижения емкости на основании накопителя и включений дополнительной аппарату» ры в режим сокращенной емкости, такое решение оправдано в случае его реализации в системах с повышенными требованиями к надежности.

Например, есть блок адресного накопителя, доступ к которому осуществляется посредством четырехразрядного адреса.

Если младшие разряды адресов подключить к постоянному потенциалу (логическому 0 ), то получим адреса, отмеченные звездочкой.

Допустим, восьмиразрядная ячейка первоначальной емкости при переключении в режим уменьшенной емкости пре618799

Составитель В.Гордонова

Тех С.Беца

Ко екто д.Мельниченко

Редакто Л Утехина

Заказ 4269/44 Тираж 717 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035 Москва Ж- 5 Ра ск я н б 4 5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 образуется в 16-разрядную ячейку при обращении к сокращенному адресу.

Например, при обращении к ячейке с адресом 0 0 0 осуществляется выборка иэ ячеек 0 0 0 0 и 0 0 0 1, при обращении по адресу 1 0 1 выб рка осуществляется из ячеек с адресами

1010 н 1011 5

Формула изобретения

Запоминающее устройство с самокон" тролем, содержащее основной накопитель с адресными и разрядными шинами, дешифратор адреса, регистр слова, блок коррекции ошибок и блок управления, о т л и ч а ю щ е е с я тем, что, с целью. повышения надежности устройства, оно содержит преобразователь кодов и дополнительный накопитель, входы которого соединены с одним из выходов дешифратора адреса, другие, выходы которого соединены с адресными шинами основного накопителя,:разрядные шины — с преобразователем кодов, выходы которого подключены к регистру слова, сигнальные входы блока коррекции ошйбок подключены к блоку управления, а выход — ко входу основного накопителя.

Источники информации, принятые во внимание при экспертизе:

1. Руднев Ю.П. и Хетагуров Я.А.

Повышение надежности цифровых устройств методами избыточного кодирования. М., Энергия, 1973.